_primary.vhd

来自「基于quartus II软件 用verilog 语言描述的精简指令CPU」· VHDL 代码 · 共 8 行

library verilog;
use verilog.vl_types.all;
entity tb_risc is
    generic(
        WORD_SIZE       : integer := 8
    );
end tb_risc;