input.tan.rpt

基于CPLD的4X4键盘输入+液晶显示程序

; Number of destination nodes to report                 ; 10                 ;      ;    ;             ;
; Number of paths to report                             ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                          ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                ; Off                ;      ;    ;             ;
; Report IO Paths Separately                            ; Off                ;      ;    ;             ;
; Default hold multicycle                               ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains             ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                        ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                      ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                 ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements               ; Off                ;      ;    ;             ;
; Enable Recovery/Removal analysis                      ; Off                ;      ;    ;             ;
; Enable Clock Latency                                  ; Off                ;      ;    ;             ;
+-------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; CLK             ;                    ; User Pin ; NONE             ; 0.000 ns      ; 0.000 ns     ; NONE     ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'CLK'                                                                                                                                                                                                                                                        ;
+-----------------------------------------+-----------------------------------------------------+-----------------------------+---------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                        ; To                              ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+-----------------------------+---------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 68.99 MHz ( period = 14.494 ns )                    ; led4bits7seg:inst4|BW[2]    ; led4bits7seg:inst4|data[6]      ; CLK        ; CLK      ; None                        ; None                      ; 9.155 ns                ;
; N/A                                     ; 69.57 MHz ( period = 14.374 ns )                    ; led4bits7seg:inst4|SW[1]    ; led4bits7seg:inst4|data[6]      ; CLK        ; CLK      ; None                        ; None                      ; 9.035 ns                ;
; N/A                                     ; 69.83 MHz ( period = 14.321 ns )                    ; led4bits7seg:inst4|BW[2]    ; led4bits7seg:inst4|data[4]      ; CLK        ; CLK      ; None                        ; None                      ; 8.982 ns                ;
; N/A                                     ; 70.29 MHz ( period = 14.226 ns )                    ; led4bits7seg:inst4|BW[2]    ; led4bits7seg:inst4|data[2]      ; CLK        ; CLK      ; None                        ; None                      ; 8.887 ns                ;
; N/A                                     ; 70.37 MHz ( period = 14.210 ns )                    ; led4bits7seg:inst4|QW[1]    ; led4bits7seg:inst4|data[3]      ; CLK        ; CLK      ; None                        ; None                      ; 8.871 ns                ;
; N/A                                     ; 70.87 MHz ( period = 14.110 ns )                    ; led4bits7seg:inst4|BW[2]    ; led4bits7seg:inst4|data[0]      ; CLK        ; CLK      ; None                        ; None                      ; 8.771 ns                ;
; N/A                                     ; 71.18 MHz ( period = 14.049 ns )                    ; led4bits7seg:inst4|QW[3]    ; led4bits7seg:inst4|data[3]      ; CLK        ; CLK      ; None                        ; None                      ; 8.710 ns                ;
; N/A                                     ; 71.51 MHz ( period = 13.984 ns )                    ; led4bits7seg:inst4|QW[1]    ; led4bits7seg:inst4|data[0]      ; CLK        ; CLK      ; None                        ; None                      ; 8.645 ns                ;
; N/A                                     ; 72.32 MHz ( period = 13.827 ns )                    ; led4bits7seg:inst4|QW[1]    ; led4bits7seg:inst4|data[1]      ; CLK        ; CLK      ; None                        ; None                      ; 8.488 ns                ;
; N/A                                     ; 72.34 MHz ( period = 13.823 ns )                    ; led4bits7seg:inst4|QW[3]    ; led4bits7seg:inst4|data[0]      ; CLK        ; CLK      ; None                        ; None                      ; 8.484 ns                ;
; N/A                                     ; 73.17 MHz ( period = 13.666 ns )                    ; led4bits7seg:inst4|QW[3]    ; led4bits7seg:inst4|data[1]      ; CLK        ; CLK      ; None                        ; None                      ; 8.327 ns                ;
; N/A                                     ; 73.46 MHz ( period = 13.613 ns )                    ; led4bits7seg:inst4|SW[1]    ; led4bits7seg:inst4|data[5]      ; CLK        ; CLK      ; None                        ; None                      ; 8.274 ns                ;
; N/A                                     ; 73.82 MHz ( period = 13.547 ns )                    ; led4bits7seg:inst4|g[2]     ; led4bits7seg:inst4|data[6]      ; CLK        ; CLK      ; None                        ; None                      ; 8.208 ns                ;
; N/A                                     ; 73.84 MHz ( period = 13.542 ns )                    ; led4bits7seg:inst4|BW[3]    ; led4bits7seg:inst4|data[6]      ; CLK        ; CLK      ; None                        ; None                      ; 8.203 ns                ;
; N/A                                     ; 73.96 MHz ( period = 13.520 ns )                    ; led4bits7seg:inst4|QW[2]    ; led4bits7seg:inst4|data[3]      ; CLK        ; CLK      ; None                        ; None                      ; 8.181 ns                ;
; N/A                                     ; 73.99 MHz ( period = 13.516 ns )                    ; led4bits7seg:inst4|SW[4]    ; led4bits7seg:inst4|data[6]      ; CLK        ; CLK      ; None                        ; None                      ; 8.177 ns                ;
; N/A                                     ; 74.40 MHz ( period = 13.440 ns )                    ; led4bits7seg:inst4|QW[0]    ; led4bits7seg:inst4|data[0]      ; CLK        ; CLK      ; None                        ; None                      ; 8.101 ns                ;
; N/A                                     ; 74.41 MHz ( period = 13.439 ns )                    ; led4bits7seg:inst4|SW[3]    ; led4bits7seg:inst4|data[6]      ; CLK        ; CLK      ; None                        ; None                      ; 8.100 ns                ;
; N/A                                     ; 74.60 MHz ( period = 13.405 ns )                    ; led4bits7seg:inst4|g[4]     ; led4bits7seg:inst4|data[6]      ; CLK        ; CLK      ; None                        ; None                      ; 8.066 ns                ;
; N/A                                     ; 74.66 MHz ( period = 13.394 ns )                    ; led4bits7seg:inst4|QW[1]    ; led4bits7seg:inst4|data[2]      ; CLK        ; CLK      ; None                        ; None                      ; 8.055 ns                ;
; N/A                                     ; 74.80 MHz ( period = 13.369 ns )                    ; led4bits7seg:inst4|BW[3]    ; led4bits7seg:inst4|data[4]      ; CLK        ; CLK      ; None                        ; None                      ; 8.030 ns                ;
; N/A                                     ; 74.99 MHz ( period = 13.335 ns )                    ; led4bits7seg:inst4|BW[1]    ; led4bits7seg:inst4|data[6]      ; CLK        ; CLK      ; None                        ; None                      ; 7.996 ns                ;
; N/A                                     ; 75.22 MHz ( period = 13.294 ns )                    ; led4bits7seg:inst4|QW[2]    ; led4bits7seg:inst4|data[0]      ; CLK        ; CLK      ; None                        ; None                      ; 7.955 ns                ;
; N/A                                     ; 75.31 MHz ( period = 13.278 ns )                    ; led4bits7seg:inst4|q[1]     ; led4bits7seg:inst4|data[1]      ; CLK        ; CLK      ; None                        ; None                      ; 7.939 ns                ;
; N/A                                     ; 75.34 MHz ( period = 13.274 ns )                    ; led4bits7seg:inst4|BW[3]    ; led4bits7seg:inst4|data[2]      ; CLK        ; CLK      ; None                        ; None                      ; 7.935 ns                ;
; N/A                                     ; 75.57 MHz ( period = 13.233 ns )                    ; led4bits7seg:inst4|QW[3]    ; led4bits7seg:inst4|data[2]      ; CLK        ; CLK      ; None                        ; None                      ; 7.894 ns                ;
; N/A                                     ; 75.60 MHz ( period = 13.228 ns )                    ; led4bits7seg:inst4|QW[1]    ; led4bits7seg:inst4|data[4]      ; CLK        ; CLK      ; None                        ; None                      ; 7.889 ns                ;
; N/A                                     ; 75.98 MHz ( period = 13.162 ns )                    ; led4bits7seg:inst4|BW[1]    ; led4bits7seg:inst4|data[4]      ; CLK        ; CLK      ; None                        ; None                      ; 7.823 ns                ;
; N/A                                     ; 76.00 MHz ( period = 13.158 ns )                    ; led4bits7seg:inst4|BW[3]    ; led4bits7seg:inst4|data[0]      ; CLK        ; CLK      ; None                        ; None                      ; 7.819 ns                ;
; N/A                                     ; 76.11 MHz ( period = 13.139 ns )                    ; led4bits7seg:inst4|s[2]     ; led4bits7seg:inst4|data[6]      ; CLK        ; CLK      ; None                        ; None                      ; 7.800 ns                ;
; N/A                                     ; 76.12 MHz ( period = 13.137 ns )                    ; led4bits7seg:inst4|QW[2]    ; led4bits7seg:inst4|data[1]      ; CLK        ; CLK      ; None                        ; None                      ; 7.798 ns                ;