📄 kit_de2.map.rpt
字号:
; Logic element usage by number of LUT inputs ; ;
; -- 4 input functions ; 78 ;
; -- 3 input functions ; 173 ;
; -- <=2 input functions ; 226 ;
; -- Combinational cells for routing ; 0 ;
; Logic elements by mode ; ;
; -- normal mode ; 199 ;
; -- arithmetic mode ; 278 ;
; Total registers ; 614 ;
; I/O pins ; 97 ;
; Total memory bits ; 133120 ;
; Maximum fan-out node ; clock ;
; Maximum fan-out ; 663 ;
; Total fan-out ; 4111 ;
; Average fan-out ; 3.33 ;
+---------------------------------------------+--------+
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Utilization by Entity ;
+----------------------------------------------------+-------------------+--------------+-------------+------+--------------+---------+-----------+------+--------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Compilation Hierarchy Node ; LC Combinationals ; LC Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; Full Hierarchy Name ;
+----------------------------------------------------+-------------------+--------------+-------------+------+--------------+---------+-----------+------+--------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |kit_DE2 ; 477 (2) ; 614 (1) ; 133120 ; 0 ; 0 ; 0 ; 0 ; 97 ; 0 ; |kit_DE2 ;
; |Khoi_FIFO:BLOCK_5| ; 41 (12) ; 113 (83) ; 2048 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |kit_DE2|Khoi_FIFO:BLOCK_5 ;
; |FIFO_Image:BLOCK_FIFO_0| ; 14 (0) ; 14 (0) ; 1024 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |kit_DE2|Khoi_FIFO:BLOCK_5|FIFO_Image:BLOCK_FIFO_0 ;
; |scfifo:scfifo_component| ; 14 (0) ; 14 (0) ; 1024 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |kit_DE2|Khoi_FIFO:BLOCK_5|FIFO_Image:BLOCK_FIFO_0|scfifo:scfifo_component ;
; |scfifo_1eu:auto_generated| ; 14 (0) ; 14 (0) ; 1024 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |kit_DE2|Khoi_FIFO:BLOCK_5|FIFO_Image:BLOCK_FIFO_0|scfifo:scfifo_component|scfifo_1eu:auto_generated ;
; |a_dpfifo_8ku:dpfifo| ; 14 (0) ; 14 (0) ; 1024 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |kit_DE2|Khoi_FIFO:BLOCK_5|FIFO_Image:BLOCK_FIFO_0|scfifo:scfifo_component|scfifo_1eu:auto_generated|a_dpfifo_8ku:dpfifo ;
; |cntr_el8:rd_ptr_count| ; 7 (7) ; 7 (7) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |kit_DE2|Khoi_FIFO:BLOCK_5|FIFO_Image:BLOCK_FIFO_0|scfifo:scfifo_component|scfifo_1eu:auto_generated|a_dpfifo_8ku:dpfifo|cntr_el8:rd_ptr_count ;
; |cntr_el8:wr_ptr| ; 7 (7) ; 7 (7) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |kit_DE2|Khoi_FIFO:BLOCK_5|FIFO_Image:BLOCK_FIFO_0|scfifo:scfifo_component|scfifo_1eu:auto_generated|a_dpfifo_8ku:dpfifo|cntr_el8:wr_ptr ;
; |dpram_4it:FIFOram| ; 0 (0) ; 0 (0) ; 1024 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |kit_DE2|Khoi_FIFO:BLOCK_5|FIFO_Image:BLOCK_FIFO_0|scfifo:scfifo_component|scfifo_1eu:auto_generated|a_dpfifo_8ku:dpfifo|dpram_4it:FIFOram ;
; |altsyncram_6sj1:altsyncram2| ; 0 (0) ; 0 (0) ; 1024 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |kit_DE2|Khoi_FIFO:BLOCK_5|FIFO_Image:BLOCK_FIFO_0|scfifo:scfifo_component|scfifo_1eu:auto_generated|a_dpfifo_8ku:dpfifo|dpram_4it:FIFOram|altsyncram_6sj1:altsyncram2 ;
; |FIFO_Image:BLOCK_FIFO_1| ; 14 (0) ; 14 (0) ; 1024 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |kit_DE2|Khoi_FIFO:BLOCK_5|FIFO_Image:BLOCK_FIFO_1 ;
; |scfifo:scfifo_component| ; 14 (0) ; 14 (0) ; 1024 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |kit_DE2|Khoi_FIFO:BLOCK_5|FIFO_Image:BLOCK_FIFO_1|scfifo:scfifo_component ;
; |scfifo_1eu:auto_generated| ; 14 (0) ; 14 (0) ; 1024 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |kit_DE2|Khoi_FIFO:BLOCK_5|FIFO_Image:BLOCK_FIFO_1|scfifo:scfifo_component|scfifo_1eu:auto_generated ;
; |a_dpfifo_8ku:dpfifo| ; 14 (0) ; 14 (0) ; 1024 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |kit_DE2|Khoi_FIFO:BLOCK_5|FIFO_Image:BLOCK_FIFO_1|scfifo:scfifo_component|scfifo_1eu:auto_generated|a_dpfifo_8ku:dpfifo ;
; |cntr_el8:rd_ptr_count| ; 7 (7) ; 7 (7) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |kit_DE2|Khoi_FIFO:BLOCK_5|FIFO_Image:BLOCK_FIFO_1|scfifo:scfifo_component|scfifo_1eu:auto_generated|a_dpfifo_8ku:dpfifo|cntr_el8:rd_ptr_count ;
; |cntr_el8:wr_ptr| ; 7 (7) ; 7 (7) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |kit_DE2|Khoi_FIFO:BLOCK_5|FIFO_Image:BLOCK_FIFO_1|scfifo:scfifo_component|scfifo_1eu:auto_generated|a_dpfifo_8ku:dpfifo|cntr_el8:wr_ptr ;
; |dpram_4it:FIFOram| ; 0 (0) ; 0 (0) ; 1024 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |kit_DE2|Khoi_FIFO:BLOCK_5|FIFO_Image:BLOCK_FIFO_1|scfifo:scfifo_component|scfifo_1eu:auto_generated|a_dpfifo_8ku:dpfifo|dpram_4it:FIFOram ;
; |altsyncram_6sj1:altsyncram2| ; 0 (0) ; 0 (0) ; 1024 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |kit_DE2|Khoi_FIFO:BLOCK_5|FIFO_Image:BLOCK_FIFO_1|scfifo:scfifo_component|scfifo_1eu:auto_generated|a_dpfifo_8ku:dpfifo|dpram_4it:FIFOram|altsyncram_6sj1:altsyncram2 ;
; |Khoi_phat_hien_canh_len:comb_76| ; 1 (1) ; 2 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |kit_DE2|Khoi_FIFO:BLOCK_5|Khoi_phat_hien_canh_len:comb_76 ;
; |D_FFs:C10| ; 0 (0) ; 1 (1) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |kit_DE2|Khoi_FIFO:BLOCK_5|Khoi_phat_hien_canh_len:comb_76|D_FFs:C10 ;
; |D_FFs:C11| ; 0 (0) ; 1 (1) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |kit_DE2|Khoi_FIFO:BLOCK_5|Khoi_phat_hien_canh_len:comb_76|D_FFs:C11 ;
; |Khoi_phat_hien_canh_len:BLOCK_DE2| ; 1 (1) ; 2 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |kit_DE2|Khoi_phat_hien_canh_len:BLOCK_DE2 ;
; |D_FFs:C10| ; 0 (0) ; 1 (1) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |kit_DE2|Khoi_phat_hien_canh_len:BLOCK_DE2|D_FFs:C10 ;
; |D_FFs:C11| ; 0 (0) ; 1 (1) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |kit_DE2|Khoi_phat_hien_canh_len:BLOCK_DE2|D_FFs:C11 ;
; |Processing_image:BLOCK_6| ; 191 (14) ; 265 (14) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |kit_DE2|Processing_image:BLOCK_6 ;
; |Processing_image_0:BLOCK_Processing_0| ; 83 (83) ; 111 (111) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |kit_DE2|Processing_image:BLOCK_6|Processing_image_0:BLOCK_Processing_0 ;
; |Processing_image_1:BLOCK_Processing_1| ; 94 (94) ; 140 (140) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |kit_DE2|Processing_image:BLOCK_6|Processing_image_1:BLOCK_Processing_1 ;
; |async_receiver:BLOCK1| ; 37 (37) ; 35 (35) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |kit_DE2|async_receiver:BLOCK1 ;
; |control_wr_rd_for_SRAM:BLOCK4| ; 83 (83) ; 139 (134) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |kit_DE2|control_wr_rd_for_SRAM:BLOCK4 ;
; |D_FFs:C13| ; 0 (0) ; 1 (1) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |kit_DE2|control_wr_rd_for_SRAM:BLOCK4|D_FFs:C13 ;
; |D_FFs:C14| ; 0 (0) ; 1 (1) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |kit_DE2|control_wr_rd_for_SRAM:BLOCK4|D_FFs:C14 ;
; |D_FFs:C15| ; 0 (0) ; 1 (1) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |kit_DE2|control_wr_rd_for_SRAM:BLOCK4|D_FFs:C15 ;
; |Khoi_phat_hien_canh_len:BLOCK_DE| ; 0 (0) ; 2 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |kit_DE2|control_wr_rd_for_SRAM:BLOCK4|Khoi_phat_hien_canh_len:BLOCK_DE ;
; |D_FFs:C10| ; 0 (0) ; 1 (1) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |kit_DE2|control_wr_rd_for_SRAM:BLOCK4|Khoi_phat_hien_canh_len:BLOCK_DE|D_FFs:C10 ;
; |D_FFs:C11| ; 0 (0) ; 1 (1) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |kit_DE2|control_wr_rd_for_SRAM:BLOCK4|Khoi_phat_hien_canh_len:BLOCK_DE|D_FFs:C11 ;
; |vga_controller:BLOCK2| ; 122 (28) ; 59 (3) ; 131072 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |kit_DE2|vga_controller:BLOCK2 ;
; |D_FFs:C12| ; 0 (0) ; 1 (1) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |kit_DE2|vga_controller:BLOCK2|D_FFs:C12 ;
; |D_FFs:C2| ; 0 (0) ; 1 (1) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |kit_DE2|vga_controller:BLOCK2|D_FFs:C2 ;
; |D_FFs:C3| ; 0 (0) ; 1 (1) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |kit_DE2|vga_controller:BLOCK2|D_FFs:C3 ;
; |D_FFs:C4| ; 0 (0) ; 1 (1) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |kit_DE2|vga_controller:BLOCK2|D_FFs:C4 ;
; |D_FFs:C5| ; 0 (0) ; 1 (1) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |kit_DE2|vga_controller:BLOCK2|D_FFs:C5 ;
; |D_FFs:C6| ; 0 (0) ; 1 (1) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |kit_DE2|vga_controller:BLOCK2|D_FFs:C6 ;
; |D_FFs:C7| ; 0 (0) ; 1 (1) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |kit_DE2|vga_controller:BLOCK2|D_FFs:C7 ;
; |D_FFs:C8| ; 0 (0) ; 1 (1) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |kit_DE2|vga_controller:BLOCK2|D_FFs:C8 ;
; |D_FFs:C9| ; 0 (0) ; 1 (1) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |kit_DE2|vga_controller:BLOCK2|D_FFs:C9 ;
; |Khoi_phat_hien_canh_len:VGA_CONTROLLER| ; 0 (0) ; 2 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |kit_DE2|vga_controller:BLOCK2|Khoi_phat_hien_canh_len:VGA_CONTROLLER ;
; |D_FFs:C10| ; 0 (0) ; 1 (1) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |kit_DE2|vga_controller:BLOCK2|Khoi_phat_hien_canh_len:VGA_CONTROLLER|D_FFs:C10 ;
; |D_FFs:C11| ; 0 (0) ; 1 (1) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |kit_DE2|vga_controller:BLOCK2|Khoi_phat_hien_canh_len:VGA_CONTROLLER|D_FFs:C11 ;
; |ram_vga:VGA_khoi1| ; 24 (0) ; 4 (0) ; 131072 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |kit_DE2|vga_controller:BLOCK2|ram_vga:VGA_khoi1 ;
; |altsyncram:altsyncram_component| ; 24 (0) ; 4 (0) ; 131072 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |kit_DE2|vga_controller:BLOCK2|ram_vga:VGA_khoi1|altsyncram:altsyncram_component ;
; |altsyncram_4qc1:auto_generated| ; 24 (0) ; 4 (4) ; 131072 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |kit_DE2|vga_controller:BLOCK2|ram_vga:VGA_khoi1|altsyncram:altsyncram_component|altsyncram_4qc1:auto_generated ;
; |decode_4oa:decode3| ; 4 (4) ; 0 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |kit_DE2|vga_controller:BLOCK2|ram_vga:VGA_khoi1|altsyncram:altsyncram_component|altsyncram_4qc1:auto_generated|decode_4oa:decode3 ;
; |decode_4oa:deep_decode| ; 4 (4) ; 0 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |kit_DE2|vga_controller:BLOCK2|ram_vga:VGA_khoi1|altsyncram:altsyncram_component|altsyncram_4qc1:auto_generated|decode_4oa:deep_decode ;
; |mux_kib:mux2| ; 16 (16) ; 0 (0) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |kit_DE2|vga_controller:BLOCK2|ram_vga:VGA_khoi1|altsyncram:altsyncram_component|altsyncram_4qc1:auto_generated|mux_kib:mux2 ;
; |vga_sync:VGA_khoi2| ; 70 (70) ; 41 (34) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |kit_DE2|vga_controller:BLOCK2|vga_sync:VGA_khoi2 ;
; |D_FFs:A1| ; 0 (0) ; 1 (1) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |kit_DE2|vga_controller:BLOCK2|vga_sync:VGA_khoi2|D_FFs:A1 ;
; |D_FFs:A2| ; 0 (0) ; 1 (1) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |kit_DE2|vga_controller:BLOCK2|vga_sync:VGA_khoi2|D_FFs:A2 ;
; |D_FFs:B3| ; 0 (0) ; 1 (1) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |kit_DE2|vga_controller:BLOCK2|vga_sync:VGA_khoi2|D_FFs:B3 ;
; |D_FFs:B4| ; 0 (0) ; 1 (1) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |kit_DE2|vga_controller:BLOCK2|vga_sync:VGA_khoi2|D_FFs:B4 ;
; |D_FFs:V1| ; 0 (0) ; 1 (1) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |kit_DE2|vga_controller:BLOCK2|vga_sync:VGA_khoi2|D_FFs:V1 ;
; |D_FFs:V2| ; 0 (0) ; 1 (1) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |kit_DE2|vga_controller:BLOCK2|vga_sync:VGA_khoi2|D_FFs:V2 ;
; |D_FFs:V3| ; 0 (0) ; 1 (1) ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; 0 ; |kit_DE2|vga_controller:BLOCK2|vga_sync:VGA_khoi2|D_FFs:V3 ;
+----------------------------------------------------+-------------------+--------------+-------------+------+--------------+---------+-----------+------+--------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis RAM Summary ;
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -