sysfenpin.hier_info

来自「用VHDL语言编写的8*8点阵显示“北京08”的程序。可以用FPGA实现。可将程」· HIER_INFO 代码 · 共 18 行

|sysfenpin
clk => cplk~reg0.CLK
clk => tout[0].CLK
clk => tout[1].CLK
clk => tout[2].CLK
clk => tout[3].CLK
clk => tout[4].CLK
clk => tout[5].CLK
clk => tout[6].CLK
clk => tout[7].CLK
clk => tout[8].CLK
clk => tout[9].CLK
clk => tout[10].CLK
keyclk <= keyclk~reg0.DB_MAX_OUTPUT_PORT_TYPE
cplk <= cplk~reg0.DB_MAX_OUTPUT_PORT_TYPE