📄 dds_vhdl.fit.summary
字号:
Flow Status : Successful - Sat Sep 03 15:19:15 2005
Quartus II Version : 4.1 Build 181 06/29/2004 SJ Full Version
Revision Name : dds_vhdl
Top-level Entity Name : DDS_VHDL
Family : Cyclone
Device : EP1C12Q240C8
Timing Models : Production
Total logic elements : 269 / 12,060 ( 2 % )
Total pins : 38 / 173 ( 21 % )
Total memory bits : 20,480 / 239,616 ( 8 % )
Total PLLs : 1 / 2 ( 50 % )
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -