📄 ram.tan.rpt
字号:
Classic Timing Analyzer report for RAM
Fri Dec 12 23:04:52 2008
Quartus II Version 7.2 Build 151 09/26/2007 SJ Full Version
---------------------
; Table of Contents ;
---------------------
1. Legal Notice
2. Timing Analyzer Summary
3. Timing Analyzer Settings
4. Clock Settings Summary
5. tsu
6. tco
7. tpd
8. th
9. Timing Analyzer Messages
----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2007 Altera Corporation
Your use of Altera Corporation's design tools, logic functions
and other software and tools, and its AMPP partner logic
functions, and any output files from any of the foregoing
(including device programming or simulation files), and any
associated documentation or information are expressly subject
to the terms and conditions of the Altera Program License
Subscription Agreement, Altera MegaCore Function License
Agreement, or other applicable license agreement, including,
without limitation, that your use is for the sole purpose of
programming logic devices manufactured by Altera and sold by
Altera or its authorized distributors. Please refer to the
applicable agreement for further details.
+------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary ;
+------------------------------+-------+---------------+-------------+--------------+---------------+------------+----------+--------------+
; Type ; Slack ; Required Time ; Actual Time ; From ; To ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+-------------+--------------+---------------+------------+----------+--------------+
; Worst-case tsu ; N/A ; None ; 3.036 ns ; data[0] ; temp_data[0] ; -- ; clk ; 0 ;
; Worst-case tco ; N/A ; None ; 8.584 ns ; temp_data[4] ; q[4] ; clk ; -- ; 0 ;
; Worst-case tpd ; N/A ; None ; 11.080 ns ; en ; q[4] ; -- ; -- ; 0 ;
; Worst-case th ; N/A ; None ; -1.940 ns ; data[16] ; temp_data[16] ; -- ; clk ; 0 ;
; Total number of failed paths ; ; ; ; ; ; ; ; 0 ;
+------------------------------+-------+---------------+-------------+--------------+---------------+------------+----------+--------------+
+---------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings ;
+----------------------------------------------------------------+--------------------+------+----+-------------+
; Option ; Setting ; From ; To ; Entity Name ;
+----------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name ; EP1S10F780C6 ; ; ; ;
; Timing Models ; Final ; ; ; ;
; Default hold multicycle ; Same as Multicycle ; ; ; ;
; Cut paths between unrelated clock domains ; On ; ; ; ;
; Cut off read during write signal paths ; On ; ; ; ;
; Cut off feedback from I/O pins ; On ; ; ; ;
; Report Combined Fast/Slow Timing ; Off ; ; ; ;
; Ignore Clock Settings ; Off ; ; ; ;
; Analyze latches as synchronous elements ; On ; ; ; ;
; Enable Recovery/Removal analysis ; Off ; ; ; ;
; Enable Clock Latency ; Off ; ; ; ;
; Use TimeQuest Timing Analyzer ; Off ; ; ; ;
; Number of source nodes to report per destination node ; 10 ; ; ; ;
; Number of destination nodes to report ; 10 ; ; ; ;
; Number of paths to report ; 200 ; ; ; ;
; Report Minimum Timing Checks ; Off ; ; ; ;
; Use Fast Timing Models ; Off ; ; ; ;
; Report IO Paths Separately ; Off ; ; ; ;
; Perform Multicorner Analysis ; Off ; ; ; ;
; Reports the worst-case path for each clock domain and analysis ; Off ; ; ; ;
+----------------------------------------------------------------+--------------------+------+----+-------------+
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk ; ; User Pin ; None ; 0.000 ns ; 0.000 ns ; -- ; N/A ; N/A ; N/A ; ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
+-------------------------------------------------------------------------+
; tsu ;
+-------+--------------+------------+----------+---------------+----------+
; Slack ; Required tsu ; Actual tsu ; From ; To ; To Clock ;
+-------+--------------+------------+----------+---------------+----------+
; N/A ; None ; 3.036 ns ; data[0] ; temp_data[0] ; clk ;
; N/A ; None ; 3.026 ns ; data[6] ; temp_data[6] ; clk ;
; N/A ; None ; 2.867 ns ; data[7] ; temp_data[7] ; clk ;
; N/A ; None ; 2.839 ns ; data[1] ; temp_data[1] ; clk ;
; N/A ; None ; 2.653 ns ; data[2] ; temp_data[2] ; clk ;
; N/A ; None ; 2.628 ns ; data[5] ; temp_data[5] ; clk ;
; N/A ; None ; 2.600 ns ; data[4] ; temp_data[4] ; clk ;
; N/A ; None ; 2.537 ns ; data[3] ; temp_data[3] ; clk ;
; N/A ; None ; 2.508 ns ; data[25] ; temp_data[25] ; clk ;
; N/A ; None ; 2.474 ns ; data[9] ; temp_data[9] ; clk ;
; N/A ; None ; 2.449 ns ; data[23] ; temp_data[23] ; clk ;
; N/A ; None ; 2.412 ns ; data[27] ; temp_data[27] ; clk ;
; N/A ; None ; 2.343 ns ; data[8] ; temp_data[8] ; clk ;
; N/A ; None ; 2.340 ns ; data[21] ; temp_data[21] ; clk ;
; N/A ; None ; 2.321 ns ; data[31] ; temp_data[31] ; clk ;
; N/A ; None ; 2.295 ns ; data[20] ; temp_data[20] ; clk ;
; N/A ; None ; 2.282 ns ; data[18] ; temp_data[18] ; clk ;
; N/A ; None ; 2.281 ns ; data[29] ; temp_data[29] ; clk ;
; N/A ; None ; 2.279 ns ; data[12] ; temp_data[12] ; clk ;
; N/A ; None ; 2.267 ns ; data[15] ; temp_data[15] ; clk ;
; N/A ; None ; 2.261 ns ; data[14] ; temp_data[14] ; clk ;
; N/A ; None ; 2.260 ns ; data[26] ; temp_data[26] ; clk ;
; N/A ; None ; 2.260 ns ; data[10] ; temp_data[10] ; clk ;
; N/A ; None ; 2.255 ns ; data[19] ; temp_data[19] ; clk ;
; N/A ; None ; 2.248 ns ; data[17] ; temp_data[17] ; clk ;
; N/A ; None ; 2.245 ns ; data[11] ; temp_data[11] ; clk ;
; N/A ; None ; 2.243 ns ; data[24] ; temp_data[24] ; clk ;
; N/A ; None ; 2.231 ns ; data[22] ; temp_data[22] ; clk ;
; N/A ; None ; 2.101 ns ; data[28] ; temp_data[28] ; clk ;
; N/A ; None ; 2.078 ns ; data[30] ; temp_data[30] ; clk ;
; N/A ; None ; 2.053 ns ; data[13] ; temp_data[13] ; clk ;
; N/A ; None ; 2.050 ns ; data[16] ; temp_data[16] ; clk ;
+-------+--------------+------------+----------+---------------+----------+
+------------------------------------------------------------------------+
; tco ;
+-------+--------------+------------+---------------+-------+------------+
; Slack ; Required tco ; Actual tco ; From ; To ; From Clock ;
+-------+--------------+------------+---------------+-------+------------+
; N/A ; None ; 8.584 ns ; temp_data[4] ; q[4] ; clk ;
; N/A ; None ; 8.549 ns ; temp_data[9] ; q[9] ; clk ;
; N/A ; None ; 8.257 ns ; temp_data[8] ; q[8] ; clk ;
; N/A ; None ; 8.257 ns ; temp_data[6] ; q[6] ; clk ;
; N/A ; None ; 8.198 ns ; temp_data[5] ; q[5] ; clk ;
; N/A ; None ; 8.137 ns ; temp_data[0] ; q[0] ; clk ;
; N/A ; None ; 7.999 ns ; temp_data[24] ; q[24] ; clk ;
; N/A ; None ; 7.998 ns ; temp_data[27] ; q[27] ; clk ;
; N/A ; None ; 7.895 ns ; temp_data[2] ; q[2] ; clk ;
; N/A ; None ; 7.772 ns ; temp_data[1] ; q[1] ; clk ;
; N/A ; None ; 7.765 ns ; temp_data[21] ; q[21] ; clk ;
; N/A ; None ; 7.757 ns ; temp_data[26] ; q[26] ; clk ;
; N/A ; None ; 7.757 ns ; temp_data[22] ; q[22] ; clk ;
; N/A ; None ; 7.726 ns ; temp_data[29] ; q[29] ; clk ;
; N/A ; None ; 7.725 ns ; temp_data[31] ; q[31] ; clk ;
; N/A ; None ; 7.725 ns ; temp_data[20] ; q[20] ; clk ;
; N/A ; None ; 7.720 ns ; temp_data[28] ; q[28] ; clk ;
; N/A ; None ; 7.712 ns ; temp_data[7] ; q[7] ; clk ;
; N/A ; None ; 7.671 ns ; temp_data[3] ; q[3] ; clk ;
; N/A ; None ; 7.505 ns ; temp_data[12] ; q[12] ; clk ;
; N/A ; None ; 7.492 ns ; temp_data[16] ; q[16] ; clk ;
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -