📄 modelsim.ini

📁 fpga从FIFO读数据并上传到双口ram中。

💻 INI

字号:

[Library]
others = $MODEL_TECH/../modelsim.ini
apa = C:/Libero/Model/actel/VHDL/apa
postsynth = ../simulation/postsynth
presynth = ../simulation/presynth
syncad_vhdl_lib = C:\Libero\Designer/lib/actel/syncad_vhdl_lib
[vcom]
VHDL93 = 1

⌨️ 快捷键说明

复制代码 Ctrl + C

搜索代码 Ctrl + F

全屏模式 F11

切换主题 Ctrl + Shift + D

显示快捷键 ?

增大字号 Ctrl + =

减小字号 Ctrl + -