sram_test.hier_info

来自「Verilog语言对SRAM的操作,也提一些简单的快速操作SRAM的技巧。」· HIER_INFO 代码 · 共 155 行

|sram_test
clk => delay[25].CLK
clk => delay[24].CLK
clk => delay[23].CLK
clk => delay[22].CLK
clk => delay[21].CLK
clk => delay[20].CLK
clk => delay[19].CLK
clk => delay[18].CLK
clk => delay[17].CLK
clk => delay[16].CLK
clk => delay[15].CLK
clk => delay[14].CLK
clk => delay[13].CLK
clk => delay[12].CLK
clk => delay[11].CLK
clk => delay[10].CLK
clk => delay[9].CLK
clk => delay[8].CLK
clk => delay[7].CLK
clk => delay[6].CLK
clk => delay[5].CLK
clk => delay[4].CLK
clk => delay[3].CLK
clk => delay[2].CLK
clk => delay[1].CLK
clk => delay[0].CLK
clk => wr_data[7].CLK
clk => wr_data[6].CLK
clk => wr_data[5].CLK
clk => wr_data[4].CLK
clk => wr_data[3].CLK
clk => wr_data[2].CLK
clk => wr_data[1].CLK
clk => wr_data[0].CLK
clk => addr_r[14].CLK
clk => addr_r[13].CLK
clk => addr_r[12].CLK
clk => addr_r[11].CLK
clk => addr_r[10].CLK
clk => addr_r[9].CLK
clk => addr_r[8].CLK
clk => addr_r[7].CLK
clk => addr_r[6].CLK
clk => addr_r[5].CLK
clk => addr_r[4].CLK
clk => addr_r[3].CLK
clk => addr_r[2].CLK
clk => addr_r[1].CLK
clk => addr_r[0].CLK
clk => led_r.CLK
clk => cnt[2].CLK
clk => cnt[1].CLK
clk => cnt[0].CLK
clk => rd_data[7].CLK
clk => rd_data[6].CLK
clk => rd_data[5].CLK
clk => rd_data[4].CLK
clk => rd_data[3].CLK
clk => rd_data[2].CLK
clk => rd_data[1].CLK
clk => rd_data[0].CLK
clk => sdlink.CLK
clk => cstate~0.IN1
rst_n => sdlink.ACLR
rst_n => rd_data[0].ACLR
rst_n => rd_data[1].ACLR
rst_n => rd_data[2].ACLR
rst_n => rd_data[3].ACLR
rst_n => rd_data[4].ACLR
rst_n => rd_data[5].ACLR
rst_n => rd_data[6].ACLR
rst_n => rd_data[7].ACLR
rst_n => cnt[0].ACLR
rst_n => cnt[1].ACLR
rst_n => cnt[2].ACLR
rst_n => wr_data[0].ACLR
rst_n => wr_data[1].ACLR
rst_n => wr_data[2].ACLR
rst_n => wr_data[3].ACLR
rst_n => wr_data[4].ACLR
rst_n => wr_data[5].ACLR
rst_n => wr_data[6].ACLR
rst_n => wr_data[7].ACLR
rst_n => addr_r[0].ACLR
rst_n => addr_r[1].ACLR
rst_n => addr_r[2].ACLR
rst_n => addr_r[3].ACLR
rst_n => addr_r[4].ACLR
rst_n => addr_r[5].ACLR
rst_n => addr_r[6].ACLR
rst_n => addr_r[7].ACLR
rst_n => addr_r[8].ACLR
rst_n => addr_r[9].ACLR
rst_n => addr_r[10].ACLR
rst_n => addr_r[11].ACLR
rst_n => addr_r[12].ACLR
rst_n => addr_r[13].ACLR
rst_n => addr_r[14].ACLR
rst_n => led_r.ACLR
rst_n => delay[25].ACLR
rst_n => delay[24].ACLR
rst_n => delay[23].ACLR
rst_n => delay[22].ACLR
rst_n => delay[21].ACLR
rst_n => delay[20].ACLR
rst_n => delay[19].ACLR
rst_n => delay[18].ACLR
rst_n => delay[17].ACLR
rst_n => delay[16].ACLR
rst_n => delay[15].ACLR
rst_n => delay[14].ACLR
rst_n => delay[13].ACLR
rst_n => delay[12].ACLR
rst_n => delay[11].ACLR
rst_n => delay[10].ACLR
rst_n => delay[9].ACLR
rst_n => delay[8].ACLR
rst_n => delay[7].ACLR
rst_n => delay[6].ACLR
rst_n => delay[5].ACLR
rst_n => delay[4].ACLR
rst_n => delay[3].ACLR
rst_n => delay[2].ACLR
rst_n => delay[1].ACLR
rst_n => delay[0].ACLR
rst_n => cstate~1.IN1
led <= led_r.DB_MAX_OUTPUT_PORT_TYPE
sram_addr[0] <= addr_r[0].DB_MAX_OUTPUT_PORT_TYPE
sram_addr[1] <= addr_r[1].DB_MAX_OUTPUT_PORT_TYPE
sram_addr[2] <= addr_r[2].DB_MAX_OUTPUT_PORT_TYPE
sram_addr[3] <= addr_r[3].DB_MAX_OUTPUT_PORT_TYPE
sram_addr[4] <= addr_r[4].DB_MAX_OUTPUT_PORT_TYPE
sram_addr[5] <= addr_r[5].DB_MAX_OUTPUT_PORT_TYPE
sram_addr[6] <= addr_r[6].DB_MAX_OUTPUT_PORT_TYPE
sram_addr[7] <= addr_r[7].DB_MAX_OUTPUT_PORT_TYPE
sram_addr[8] <= addr_r[8].DB_MAX_OUTPUT_PORT_TYPE
sram_addr[9] <= addr_r[9].DB_MAX_OUTPUT_PORT_TYPE
sram_addr[10] <= addr_r[10].DB_MAX_OUTPUT_PORT_TYPE
sram_addr[11] <= addr_r[11].DB_MAX_OUTPUT_PORT_TYPE
sram_addr[12] <= addr_r[12].DB_MAX_OUTPUT_PORT_TYPE
sram_addr[13] <= addr_r[13].DB_MAX_OUTPUT_PORT_TYPE
sram_addr[14] <= addr_r[14].DB_MAX_OUTPUT_PORT_TYPE
sram_wr_n <= sdlink.DB_MAX_OUTPUT_PORT_TYPE
sram_data[0] <= sram_data[0]~7
sram_data[1] <= sram_data[1]~6
sram_data[2] <= sram_data[2]~5
sram_data[3] <= sram_data[3]~4
sram_data[4] <= sram_data[4]~3
sram_data[5] <= sram_data[5]~2
sram_data[6] <= sram_data[6]~1
sram_data[7] <= sram_data[7]~0