test.hier_info

vhdl 电子钟 计时 上下午 整点报时

|debounce
key_pressed => process0~0.IN0
clk => cnt[4].CLK
clk => cnt[3].CLK
clk => cnt[2].CLK
clk => cnt[1].CLK
clk => cnt[0].CLK
clk => key_valid~reg0.CLK
key_valid <= key_valid~reg0.DB_MAX_OUTPUT_PORT_TYPE