serial.tan.rpt
来自「基于FPGA的串口通信」· RPT 代码 · 共 223 行 · 第 1/5 页
RPT
223 行
; N/A ; 165.26 MHz ( period = 6.051 ns ) ; fenpin:fp|reg1[10] ; fenpin:fp|reg1[1] ; clk32 ; clk32 ; None ; None ; 5.790 ns ;
; N/A ; 165.26 MHz ( period = 6.051 ns ) ; fenpin:fp|reg1[10] ; fenpin:fp|reg1[5] ; clk32 ; clk32 ; None ; None ; 5.790 ns ;
; N/A ; 165.26 MHz ( period = 6.051 ns ) ; fenpin:fp|reg1[10] ; fenpin:fp|reg1[4] ; clk32 ; clk32 ; None ; None ; 5.790 ns ;
; N/A ; 165.26 MHz ( period = 6.051 ns ) ; fenpin:fp|reg1[5] ; fenpin:fp|reg1[7] ; clk32 ; clk32 ; None ; None ; 5.790 ns ;
; N/A ; 165.26 MHz ( period = 6.051 ns ) ; fenpin:fp|reg1[5] ; fenpin:fp|reg1[6] ; clk32 ; clk32 ; None ; None ; 5.790 ns ;
; N/A ; 165.26 MHz ( period = 6.051 ns ) ; fenpin:fp|reg1[5] ; fenpin:fp|reg1[8] ; clk32 ; clk32 ; None ; None ; 5.790 ns ;
; N/A ; 165.26 MHz ( period = 6.051 ns ) ; fenpin:fp|reg1[5] ; fenpin:fp|reg1[10] ; clk32 ; clk32 ; None ; None ; 5.790 ns ;
; N/A ; 165.26 MHz ( period = 6.051 ns ) ; fenpin:fp|reg1[5] ; fenpin:fp|reg1[11] ; clk32 ; clk32 ; None ; None ; 5.790 ns ;
; N/A ; 165.84 MHz ( period = 6.030 ns ) ; fenpin:fp|reg1[5] ; fenpin:fp|reg1[0] ; clk32 ; clk32 ; None ; None ; 5.769 ns ;
; N/A ; 165.84 MHz ( period = 6.030 ns ) ; fenpin:fp|reg1[5] ; fenpin:fp|reg1[3] ; clk32 ; clk32 ; None ; None ; 5.769 ns ;
; N/A ; 165.84 MHz ( period = 6.030 ns ) ; fenpin:fp|reg1[5] ; fenpin:fp|reg1[2] ; clk32 ; clk32 ; None ; None ; 5.769 ns ;
; N/A ; 165.84 MHz ( period = 6.030 ns ) ; fenpin:fp|reg1[5] ; fenpin:fp|reg1[1] ; clk32 ; clk32 ; None ; None ; 5.769 ns ;
; N/A ; 165.84 MHz ( period = 6.030 ns ) ; fenpin:fp|reg1[5] ; fenpin:fp|reg1[5] ; clk32 ; clk32 ; None ; None ; 5.769 ns ;
; N/A ; 165.84 MHz ( period = 6.030 ns ) ; fenpin:fp|reg1[5] ; fenpin:fp|reg1[4] ; clk32 ; clk32 ; None ; None ; 5.769 ns ;
; N/A ; 167.67 MHz ( period = 5.964 ns ) ; fenpin:fp|reg1[8] ; fenpin:fp|reg1[9] ; clk32 ; clk32 ; None ; None ; 5.703 ns ;
; N/A ; 167.67 MHz ( period = 5.964 ns ) ; fenpin:fp|reg1[8] ; fenpin:fp|reg1[7] ; clk32 ; clk32 ; None ; None ; 5.703 ns ;
; N/A ; 167.67 MHz ( period = 5.964 ns ) ; fenpin:fp|reg1[8] ; fenpin:fp|reg1[6] ; clk32 ; clk32 ; None ; None ; 5.703 ns ;
; N/A ; 167.67 MHz ( period = 5.964 ns ) ; fenpin:fp|reg1[8] ; fenpin:fp|reg1[8] ; clk32 ; clk32 ; None ; None ; 5.703 ns ;
; N/A ; 167.67 MHz ( period = 5.964 ns ) ; fenpin:fp|reg1[8] ; fenpin:fp|reg1[10] ; clk32 ; clk32 ; None ; None ; 5.703 ns ;
; N/A ; 167.67 MHz ( period = 5.964 ns ) ; fenpin:fp|reg1[8] ; fenpin:fp|reg1[11] ; clk32 ; clk32 ; None ; None ; 5.703 ns ;
; N/A ; 168.07 MHz ( period = 5.950 ns ) ; fenpin:fp|reg1[0] ; fenpin:fp|reg1[9] ; clk32 ; clk32 ; None ; None ; 5.689 ns ;
; N/A ; 168.07 MHz ( period = 5.950 ns ) ; fenpin:fp|reg1[0] ; fenpin:fp|reg1[7] ; clk32 ; clk32 ; None ; None ; 5.689 ns ;
; N/A ; 168.07 MHz ( period = 5.950 ns ) ; fenpin:fp|reg1[0] ; fenpin:fp|reg1[6] ; clk32 ; clk32 ; None ; None ; 5.689 ns ;
; N/A ; 168.07 MHz ( period = 5.950 ns ) ; fenpin:fp|reg1[0] ; fenpin:fp|reg1[8] ; clk32 ; clk32 ; None ; None ; 5.689 ns ;
; N/A ; 168.07 MHz ( period = 5.950 ns ) ; fenpin:fp|reg1[0] ; fenpin:fp|reg1[10] ; clk32 ; clk32 ; None ; None ; 5.689 ns ;
; N/A ; 168.07 MHz ( period = 5.950 ns ) ; fenpin:fp|reg1[0] ; fenpin:fp|reg1[11] ; clk32 ; clk32 ; None ; None ; 5.689 ns ;
; N/A ; 168.27 MHz ( period = 5.943 ns ) ; fenpin:fp|reg1[8] ; fenpin:fp|reg1[0] ; clk32 ; clk32 ; None ; None ; 5.682 ns ;
; N/A ; 168.27 MHz ( period = 5.943 ns ) ; fenpin:fp|reg1[8] ; fenpin:fp|reg1[3] ; clk32 ; clk32 ; None ; None ; 5.682 ns ;
; N/A ; 168.27 MHz ( period = 5.943 ns ) ; fenpin:fp|reg1[8] ; fenpin:fp|reg1[2] ; clk32 ; clk32 ; None ; None ; 5.682 ns ;
; N/A ; 168.27 MHz ( period = 5.943 ns ) ; fenpin:fp|reg1[8] ; fenpin:fp|reg1[1] ; clk32 ; clk32 ; None ; None ; 5.682 ns ;
; N/A ; 168.27 MHz ( period = 5.943 ns ) ; fenpin:fp|reg1[8] ; fenpin:fp|reg1[5] ; clk32 ; clk32 ; None ; None ; 5.682 ns ;
; N/A ; 168.27 MHz ( period = 5.943 ns ) ; fenpin:fp|reg1[8] ; fenpin:fp|reg1[4] ; clk32 ; clk32 ; None ; None ; 5.682 ns ;
; N/A ; 168.66 MHz ( period = 5.929 ns ) ; fenpin:fp|reg1[0] ; fenpin:fp|reg1[0] ; clk32 ; clk32 ; None ; None ; 5.668 ns ;
; N/A ; 168.66 MHz ( period = 5.929 ns ) ; fenpin:fp|reg1[0] ; fenpin:fp|reg1[3] ; clk32 ; clk32 ; None ; None ; 5.668 ns ;
; N/A ; 168.66 MHz ( period = 5.929 ns ) ; fenpin:fp|reg1[0] ; fenpin:fp|reg1[2] ; clk32 ; clk32 ; None ; None ; 5.668 ns ;
; N/A ; 168.66 MHz ( period = 5.929 ns ) ; fenpin:fp|reg1[0] ; fenpin:fp|reg1[1] ; clk32 ; clk32 ; None ; None ; 5.668 ns ;
; N/A ; 168.66 MHz ( period = 5.929 ns ) ; fenpin:fp|reg1[0] ; fenpin:fp|reg1[5] ; clk32 ; clk32 ; None ; None ; 5.668 ns ;
; N/A ; 168.66 MHz ( period = 5.929 ns ) ; fenpin:fp|reg1[0] ; fenpin:fp|reg1[4] ; clk32 ; clk32 ; None ; None ; 5.668 ns ;
; N/A ; 172.89 MHz ( period = 5.784 ns ) ; fenpin:fp|reg1[11] ; fenpin:fp|reg1[9] ; clk32 ; clk32 ; None ; None ; 5.523 ns ;
; N/A ; 172.89 MHz ( period = 5.784 ns ) ; fenpin:fp|reg1[11] ; fenpin:fp|reg1[7] ; clk32 ; clk32 ; None ; None ; 5.523 ns ;
; N/A ; 172.89 MHz ( period = 5.784 ns ) ; fenpin:fp|reg1[11] ; fenpin:fp|reg1[6] ; clk32 ; clk32 ; None ; None ; 5.523 ns ;
; N/A ; 172.89 MHz ( period = 5.784 ns ) ; fenpin:fp|reg1[11] ; fenpin:fp|reg1[8] ; clk32 ; clk32 ; None ; None ; 5.523 ns ;
; N/A ; 172.89 MHz ( period = 5.784 ns ) ; fenpin:fp|reg1[11] ; fenpin:fp|reg1[10] ; clk32 ⌨️ 快捷键说明
复制代码Ctrl + C
搜索代码Ctrl + F
全屏模式F11
增大字号Ctrl + =
减小字号Ctrl + -
显示快捷键?