ram384x128_bb.v

来自「Viterbi decoder source code」· Verilog 代码 · 共 20 行

module    RAM384X128  (   data,
                          addr, 
                          we,   
                          outen,
                          clock,
                          q    
                             );
    parameter   nobits = 128;

	input	[nobits-1:0]  data;
	input	[8:0]  	      addr;
	input	  		      we;
	input			      outen;
	input	 		      clock;
	output	[nobits-1:0]  q;

	// Empty

endmodule