📄 internal_buffer.v
字号:
//
// Verilog Module dwt_final_lib.internal_buffer.arch_name
//
// Created:
// by - VLSI4.UNKNOWN (VLSI04)
// at - 15:10:00 03/29/2008
//
// using Mentor Graphics HDL Designer(TM) 2004.1b (Build 12)
//
`resetall
`timescale 1ns/10ps
module internal_buffer ;
// ### Please start your Verilog code here ###
endmodule
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -