_primary.vhd

<<精通VerilogHDL IC设计核心技术实例详解>>一书的附录源代码。

library verilog;
use verilog.vl_types.all;
entity ex6_1 is
end ex6_1;