📄 ad0820.fit.rpt
字号:
; Perform Asynchronous Signal Pipelining ; Off ; Off ;
; Fitter Effort ; Auto Fit ; Auto Fit ;
; Physical Synthesis Effort Level ; Normal ; Normal ;
; Logic Cell Insertion - Logic Duplication ; Auto ; Auto ;
; Auto Register Duplication ; Auto ; Auto ;
; Auto Global Clock ; On ; On ;
; Auto Global Register Control Signals ; On ; On ;
; Stop After Congestion Map Generation ; Off ; Off ;
; Save Intermediate Fitting Results ; Off ; Off ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+
+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in E:/北邮最终下载程序/5.33/ad0820/ad0820.pin.
+-----------------------------------------------------------------------+
; Fitter Resource Usage Summary ;
+---------------------------------------------+-------------------------+
; Resource ; Usage ;
+---------------------------------------------+-------------------------+
; Total logic elements ; 442 / 2,910 ( 15 % ) ;
; -- Combinational with no register ; 209 ;
; -- Register only ; 66 ;
; -- Combinational with a register ; 167 ;
; ; ;
; Logic element usage by number of LUT inputs ; ;
; -- 4 input functions ; 150 ;
; -- 3 input functions ; 71 ;
; -- 2 input functions ; 137 ;
; -- 1 input functions ; 42 ;
; -- 0 input functions ; 42 ;
; ; ;
; Logic elements by mode ; ;
; -- normal mode ; 316 ;
; -- arithmetic mode ; 126 ;
; -- qfbk mode ; 30 ;
; -- register cascade mode ; 0 ;
; -- synchronous clear/load mode ; 84 ;
; -- asynchronous clear/load mode ; 0 ;
; ; ;
; Total registers ; 233 / 3,099 ( 8 % ) ;
; Total LABs ; 76 / 291 ( 26 % ) ;
; Logic elements in carry chains ; 145 ;
; User inserted logic elements ; 0 ;
; Virtual pins ; 0 ;
; I/O pins ; 40 / 65 ( 62 % ) ;
; -- Clock pins ; 1 / 2 ( 50 % ) ;
; Global signals ; 8 ;
; M4Ks ; 0 / 13 ( 0 % ) ;
; Total memory bits ; 0 / 59,904 ( 0 % ) ;
; Total RAM block bits ; 0 / 59,904 ( 0 % ) ;
; PLLs ; 0 / 1 ( 0 % ) ;
; Global clocks ; 8 / 8 ( 100 % ) ;
; Average interconnect usage ; 3% ;
; Peak interconnect usage ; 3% ;
; Maximum fan-out node ; clk ;
; Maximum fan-out ; 67 ;
; Highest non-global fan-out signal ; display:inst3|number[0] ;
; Highest non-global fan-out ; 22 ;
; Total fan-out ; 1507 ;
; Average fan-out ; 3.11 ;
+---------------------------------------------+-------------------------+
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; INT ; 2 ; 1 ; 0 ; 13 ; 1 ; 2 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; User ;
; clk ; 10 ; 1 ; 0 ; 8 ; 2 ; 67 ; 0 ; yes ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; User ;
; data_in[0] ; 20 ; 1 ; 0 ; 3 ; 0 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; User ;
; data_in[1] ; 22 ; 1 ; 0 ; 2 ; 0 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; User ;
; data_in[2] ; 40 ; 4 ; 18 ; 0 ; 1 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; User ;
; data_in[3] ; 39 ; 4 ; 16 ; 0 ; 0 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; User ;
; data_in[4] ; 37 ; 4 ; 12 ; 0 ; 2 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; User ;
; data_in[5] ; 35 ; 4 ; 8 ; 0 ; 1 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; User ;
; data_in[6] ; 29 ; 4 ; 6 ; 0 ; 0 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; User ;
; data_in[7] ; 27 ; 4 ; 2 ; 0 ; 0 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; User ;
; fin ; 1 ; 1 ; 0 ; 13 ; 0 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; User ;
; key[0] ; 65 ; 3 ; 27 ; 7 ; 0 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; User ;
; key[10] ; 49 ; 4 ; 26 ; 0 ; 1 ; 5 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; User ;
; key[11] ; 50 ; 4 ; 26 ; 0 ; 0 ; 3 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; User ;
; key[1] ; 57 ; 3 ; 27 ; 4 ; 1 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; User ;
; key[2] ; 56 ; 3 ; 27 ; 3 ; 0 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; User ;
; key[3] ; 55 ; 3 ; 27 ; 3 ; 1 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; User ;
; key[4] ; 54 ; 3 ; 27 ; 2 ; 0 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; User ;
; key[5] ; 53 ; 3 ; 27 ; 2 ; 1 ; 1 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; User ;
; key[6] ; 52 ; 3 ; 27 ; 1 ; 0 ; 5 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; User ;
; key[7] ; 51 ; 3 ; 27 ; 1 ; 1 ; 3 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; User ;
; key[8] ; 47 ; 4 ; 22 ; 0 ; 1 ; 5 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; User ;
; key[9] ; 48 ; 4 ; 22 ; 0 ; 0 ; 5 ; 0 ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; Off ; User ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins ;
+----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ;
+----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+
; dout[0] ; 86 ; 2 ; 18 ; 14 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 10 pF ;
; dout[1] ; 84 ; 2 ; 20 ; 14 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 10 pF ;
; dout[2] ; 76 ; 2 ; 26 ; 14 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 10 pF ;
; dout[3] ; 78 ; 2 ; 22 ; 14 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 10 pF ;
; dout[4] ; 85 ; 2 ; 20 ; 14 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 10 pF ;
; dout[5] ; 87 ; 2 ; 16 ; 14 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 10 pF ;
; dout[6] ; 77 ; 2 ; 26 ; 14 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; 3.3-V LVTTL ; 24mA ; Off ; User ; 10 pF ;
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -