pll_cmd.cfg

来自「半带插值滤波器设计、综合、仿真和硬件测试」· CFG 代码 · 共 7 行

CFG
7 行
字号 
synthesize 2 period 8000vco_max 2000tap 0   mult  1  div   1  duty  50  phase 0  delay 0tap 1   mult  2  div   1  duty  50  phase 0  delay 0

pll_cmd.cfg - 源码说明

本页面展示了「半带插值滤波器设计、综合、仿真和硬件测试」中的 pll_cmd.cfg 源码文件，采用 CFG 编程语言编写，共 7 行代码。您可以在线阅读完整代码内容，也可以返回资源详情页下载完整源码包进行本地学习和开发。

虫虫下载站收录了大量与插值相关的技术资源，包括源代码、技术文档、电路图等，是电子工程师和嵌入式开发者的专业学习平台。

⌨️ 快捷键说明

复制代码Ctrl + C
搜索代码Ctrl + F
全屏模式F11
增大字号Ctrl + =
减小字号Ctrl + -
显示快捷键?