mapped.pcf

基于xilinx vierex5得pci express dma设计实现。

        "ep/BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[2].GT_i_pins<235>"
        PIN
        "ep/BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[2].GT_i_pins<236>"
        PIN
        "ep/BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[2].GT_i_pins<237>"
        PIN
        "ep/BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[2].GT_i_pins<238>"
        PIN
        "ep/BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[2].GT_i_pins<369>"
        PIN
        "ep/BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[2].GT_i_pins<370>"
        PIN
        "ep/BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[2].GT_i_pins<371>"
        PIN
        "ep/BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[2].GT_i_pins<372>"
        PIN
        "ep/BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[2].GT_i_pins<235>"
        PIN
        "ep/BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[2].GT_i_pins<236>"
        PIN
        "ep/BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[2].GT_i_pins<237>"
        PIN
        "ep/BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[2].GT_i_pins<238>"
        PIN
        "ep/BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[2].GT_i_pins<369>"
        PIN
        "ep/BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[2].GT_i_pins<370>"
        PIN
        "ep/BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[2].GT_i_pins<371>"
        PIN
        "ep/BU2/U0/pcie_ep0/pcie_blk/SIO/.pcie_gt_wrapper_i/GTD[2].GT_i_pins<372>"
        BEL "ep/BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/l0_stats_os_received_d1"
        BEL "ep/BU2/U0/pcie_ep0/pcie_blk/prod_fixes_I/upcfgcap_cycle" PIN
        "ep/BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_pins<184>"
        PIN
        "ep/BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_pins<185>"
        PIN
        "ep/BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_pins<188>"
        PIN
        "ep/BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_pins<189>"
        PIN
        "ep/BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_pins<252>"
        PIN
        "ep/BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_pins<253>"
        PIN
        "ep/BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_pins<184>"
        PIN
        "ep/BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_pins<185>"
        PIN
        "ep/BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_pins<188>"
        PIN
        "ep/BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_pins<189>"
        PIN
        "ep/BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_pins<252>"
        PIN
        "ep/BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_pins<253>"
        PIN
        "ep/BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_pins<184>"
        PIN
        "ep/BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_pins<185>"
        PIN
        "ep/BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_pins<188>"
        PIN
        "ep/BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_pins<189>"
        PIN
        "ep/BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_pins<252>"
        PIN
        "ep/BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_pins<253>"
        PIN
        "ep/BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_pins<184>"
        PIN
        "ep/BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_pins<185>"
        PIN
        "ep/BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_pins<188>"
        PIN
        "ep/BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_pins<189>"
        PIN
        "ep/BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_pins<252>"
        PIN
        "ep/BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_pins<253>"
        PIN
        "ep/BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_pins<184>"
        PIN
        "ep/BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_pins<185>"
        PIN
        "ep/BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_pins<188>"
        PIN
        "ep/BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_pins<189>"
        PIN
        "ep/BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_pins<252>"
        PIN
        "ep/BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_pins<253>"
        PIN
        "ep/BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_pins<184>"
        PIN
        "ep/BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_pins<185>"
        PIN
        "ep/BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_pins<188>"
        PIN
        "ep/BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_pins<189>"
        PIN
        "ep/BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_pins<252>"
        PIN
        "ep/BU2/U0/pcie_ep0/pcie_blk/pcie_mim_wrapper_i/bram_retry/generate_sdp.ram_sdp_inst_pins<253>"
        PIN "ep/BU2/U0/pcie_ep0/pcie_blk/pcie_ep_pins<10>" PIN
        "ep/BU2/U0/pcie_ep0/pcie_blk/pcie_ep_pins<11>" PIN
        "ep/BU2/U0/pcie_ep0/pcie_blk/pcie_ep_pins<12>" PIN
        "ep/BU2/U0/pcie_ep0/pcie_blk/pcie_ep_pins<13>" PIN
        "ep/BU2/U0/pcie_ep0/pcie_blk/pcie_ep_pins<10>" PIN
        "ep/BU2/U0/pcie_ep0/pcie_blk/pcie_ep_pins<11>" PIN
        "ep/BU2/U0/pcie_ep0/pcie_blk/pcie_ep_pins<12>" PIN
        "ep/BU2/U0/pcie_ep0/pcie_blk/pcie_ep_pins<13>" PIN
        "ep/BU2/U0/pcie_ep0/pcie_blk/pcie_ep_pins<10>" PIN
        "ep/BU2/U0/pcie_ep0/pcie_blk/pcie_ep_pins<11>" PIN
        "ep/BU2/U0/pcie_ep0/pcie_blk/pcie_ep_pins<12>" PIN
        "ep/BU2/U0/pcie_ep0/pcie_blk/pcie_ep_pins<13>" PIN
        "ep/BU2/U0/pcie_ep0/pcie_blk/pcie_ep_pins<10>" PIN
        "ep/BU2/U0/pcie_ep0/pcie_blk/pcie_ep_pins<11>" PIN
        "ep/BU2/U0/pcie_ep0/pcie_blk/pcie_ep_pins<12>" PIN
        "ep/BU2/U0/pcie_ep0/pcie_blk/pcie_ep_pins<13>" BEL
        "ep/BU2/U0/pcie_ep0/pcie_blk/reg_ltssm_reset_3" BEL
        "ep/BU2/U0/pcie_ep0/pcie_blk/reg_ltssm_reset_2" BEL
        "ep/BU2/U0/pcie_ep0/pcie_blk/reg_ltssm_reset_1" BEL
        "ep/BU2/U0/pcie_ep0/pcie_blk/reg_ltssm_reset_0" BEL
        "ep/BU2/U0/pcie_ep0/pcie_blk/use_reset_logic.reset_i/dl_down_reset_1_n"
        BEL "ep/BU2/U0/pcie_ep0/pcie_blk/use_reset_logic.reset_i/dl_down_1"
        BEL
        "ep/BU2/U0/pcie_ep0/pcie_blk/use_reset_logic.reset_i/dl_down_reset_n"
        BEL "ep/BU2/U0/pcie_ep0/pcie_blk/use_reset_logic.reset_i/dl_down_2"
        BEL
        "ep/BU2/U0/pcie_ep0/pcie_blk/use_reset_logic.reset_i/dl_down_reset_2_n"
        BEL "ep/BU2/U0/pcie_ep0/pcie_blk/reg_enable_ltssm_reset" BEL
        "ep/BU2/U0/pcie_ep0/pcie_blk/reg_l0_ltssm_state_internal_3" BEL
        "ep/BU2/U0/pcie_ep0/pcie_blk/reg_l0_ltssm_state_internal_2" BEL
        "ep/BU2/U0/pcie_ep0/pcie_blk/reg_l0_ltssm_state_internal_1" BEL
        "ep/BU2/U0/pcie_ep0/pcie_blk/reg_l0_ltssm_state_internal_0" BEL
        "ep/BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/intr_req_q"
        BEL
        "ep/BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/allow_int"
        BEL
        "ep/BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/intr_rdyx"
        BEL
        "ep/BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/cfg_interrupt_assert_n_q"
        BEL
        "ep/BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/cfg_interrupt_di_q_0"
        BEL
        "ep/BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/cfg_interrupt_di_q_1"
        BEL
        "ep/BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/cfg_interrupt_di_q_2"
        BEL
        "ep/BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/cfg_interrupt_di_q_3"
        BEL
        "ep/BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/cfg_interrupt_di_q_4"
        BEL
        "ep/BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/cfg_interrupt_di_q_5"
        BEL
        "ep/BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/cfg_interrupt_di_q_6"
        BEL
        "ep/BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/cfg_interrupt_di_q_7"
        BEL
        "ep/BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/intr_vector_0"
        BEL
        "ep/BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/intr_vector_1"
        BEL
        "ep/BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/intr_vector_2"
        BEL
        "ep/BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/intr_vector_3"
        BEL
        "ep/BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/intr_vector_4"
        BEL
        "ep/BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/intr_vector_5"
        BEL
        "ep/BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/intr_vector_6"
        BEL
        "ep/BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/intr_vector_7"
        BEL
        "ep/BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/intr_rdy_q"
        BEL
        "ep/BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/state_FFd2"
        BEL
        "ep/BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/interrupt_interface/u_cmm_intr/state_FFd1"
        BEL
        "ep/BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_signaledsystemerror"
        BEL
        "ep/BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_receivedtargetabort"
        BEL
        "ep/BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_receivedmasterabort"
        BEL
        "ep/BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_detectedparityerror"
        BEL
        "ep/BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_detectedfatal"
        BEL
        "ep/BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_unsupportedreq"
        BEL
        "ep/BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_0"
        BEL
        "ep/BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_1"
        BEL
        "ep/BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_2"
        BEL
        "ep/BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_3"
        BEL
        "ep/BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_4"
        BEL
        "ep/BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_5"
        BEL
        "ep/BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_6"
        BEL
        "ep/BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_7"
        BEL
        "ep/BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_8"
        BEL
        "ep/BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_9"
        BEL
        "ep/BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_10"
        BEL
        "ep/BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_11"
        BEL
        "ep/BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_12"
        BEL
        "ep/BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_13"
        BEL
        "ep/BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_14"
        BEL
        "ep/BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_15"
        BEL
        "ep/BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_16"
        BEL
        "ep/BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_17"
        BEL
        "ep/BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_18"
        BEL
        "ep/BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_19"
        BEL
        "ep/BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_20"
        BEL
        "ep/BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_21"
        BEL
        "ep/BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_22"
        BEL
        "ep/BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_23"
        BEL
        "ep/BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_24"
        BEL
        "ep/BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_25"
        BEL
        "ep/BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_26"
        BEL
        "ep/BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_27"
        BEL
        "ep/BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_28"
        BEL
        "ep/BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_29"
        BEL
        "ep/BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_30"
        BEL
        "ep/BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_31"
        BEL
        "ep/BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_32"
        BEL
        "ep/BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_33"
        BEL
        "ep/BU2/U0/pcie_ep0/pcie_blk_if/cf_bridge/error_manager/reg_cmt_wr_hdr_34"
        BEL