📄 divider.fit.rpt
字号:
; 37 ; 36 ; -- ; GND* ; ; ; ; ;
; 38 ; 37 ; -- ; VCCIO ; power ; ; 5.0V ; ;
; 39 ; 38 ; -- ; GND* ; ; ; ; ;
; 40 ; 39 ; -- ; GND* ; ; ; ; ;
; 41 ; 40 ; -- ; GND* ; ; ; ; ;
; 42 ; 41 ; -- ; GND ; gnd ; ; ; ;
; 43 ; 42 ; -- ; VCCINT ; power ; ; 5.0V ; ;
; 44 ; 43 ; -- ; GND* ; ; ; ; ;
; 45 ; 44 ; -- ; GND* ; ; ; ; ;
; 46 ; 45 ; -- ; GND* ; ; ; ; ;
; 47 ; 46 ; -- ; GND ; gnd ; ; ; ;
; 48 ; 47 ; -- ; GND* ; ; ; ; ;
; 49 ; 48 ; -- ; GND* ; ; ; ; ;
; 50 ; 49 ; -- ; GND* ; ; ; ; ;
; 51 ; 50 ; -- ; GND* ; ; ; ; ;
; 52 ; 51 ; -- ; GND* ; ; ; ; ;
; 53 ; 52 ; -- ; VCCIO ; power ; ; 5.0V ; ;
; 54 ; 53 ; -- ; GND* ; ; ; ; ;
; 55 ; 54 ; -- ; GND* ; ; ; ; ;
; 56 ; 55 ; -- ; GND* ; ; ; ; ;
; 57 ; 56 ; -- ; GND* ; ; ; ; ;
; 58 ; 57 ; -- ; GND* ; ; ; ; ;
; 59 ; 58 ; -- ; GND ; gnd ; ; ; ;
; 60 ; 59 ; -- ; GND* ; ; ; ; ;
; 61 ; 60 ; -- ; GND* ; ; ; ; ;
; 62 ; 61 ; -- ; +TCK ; input ; TTL ; ; N ;
; 63 ; 62 ; -- ; GND* ; ; ; ; ;
; 64 ; 63 ; -- ; GND* ; ; ; ; ;
; 65 ; 64 ; -- ; GND* ; ; ; ; ;
; 66 ; 65 ; -- ; VCCIO ; power ; ; 5.0V ; ;
; 67 ; 66 ; -- ; GND* ; ; ; ; ;
; 68 ; 67 ; -- ; GND* ; ; ; ; ;
; 69 ; 68 ; -- ; GND* ; ; ; ; ;
; 70 ; 69 ; -- ; GND* ; ; ; ; ;
; 71 ; 70 ; -- ; *TDO ; output ; TTL ; ; N ;
; 72 ; 71 ; -- ; GND ; gnd ; ; ; ;
; 73 ; 72 ; -- ; GND* ; ; ; ; ;
; 74 ; 73 ; -- ; GND* ; ; ; ; ;
; 75 ; 74 ; -- ; GND* ; ; ; ; ;
; 76 ; 75 ; -- ; GND* ; ; ; ; ;
; 77 ; 76 ; -- ; GND* ; ; ; ; ;
; 78 ; 77 ; -- ; VCCIO ; power ; ; 5.0V ; ;
; 79 ; 78 ; -- ; GND* ; ; ; ; ;
; 80 ; 79 ; -- ; GND* ; ; ; ; ;
; 81 ; 80 ; -- ; GND* ; ; ; ; ;
; 82 ; 81 ; -- ; GND ; gnd ; ; ; ;
; 83 ; 82 ; -- ; iCLK ; input ; TTL ; ; N ;
; 84 ; 83 ; -- ; GND+ ; ; ; ; ;
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+
+--------------------------------------------------------------------------------------------------+
; I/O Standard ;
+--------------+------------+----------------------+-------------------+-------------------+-------+
; I/O Standard ; Input Vref ; Dedicated Input Pins ; Pins in I/O Bank1 ; Pins in I/O Bank2 ; Total ;
+--------------+------------+----------------------+-------------------+-------------------+-------+
; TTL ; - ; 1 ; 0 ; 0 ; 1 ;
+--------------+------------+----------------------+-------------------+-------------------+-------+
+--------------------------------------------------------------------+
; Dedicated Inputs I/O ;
+------+-------+-------+-------+--------------+------------+---------+
; Name ; Pin # ; Type ; VCCIO ; I/O Standard ; Input Vref ; Current ;
+------+-------+-------+-------+--------------+------------+---------+
; iCLK ; 83 ; Input ; -- ; TTL ; - ; 0 mA ;
+------+-------+-------+-------+--------------+------------+---------+
+-----------------------------------------------+
; Output Pin Load For Reported TCO ;
+--------------+-------+------------------------+
; I/O Standard ; Load ; Termination Resistance ;
+--------------+-------+------------------------+
; LVTTL ; 10 pF ; Not Available ;
; LVCMOS ; 10 pF ; Not Available ;
; TTL ; 0 pF ; Not Available ;
+--------------+-------+------------------------+
+----------------------------------------------------------------------+
; Fitter Resource Utilization by Entity ;
+----------------------------+------------+------+---------------------+
; Compilation Hierarchy Node ; Macrocells ; Pins ; Full Hierarchy Name ;
+----------------------------+------------+------+---------------------+
; |divider ; 10 ; 6 ; |divider ;
+----------------------------+------------+------+---------------------+
+--------------------------------------------------------------------------------------+
; Control Signals ;
+------+----------+---------+-------+--------+----------------------+------------------+
; Name ; Location ; Fan-Out ; Usage ; Global ; Global Resource Used ; Global Line Name ;
+------+----------+---------+-------+--------+----------------------+------------------+
; iCLK ; PIN_83 ; 10 ; Clock ; yes ; On ; -- ;
+------+----------+---------+-------+--------+----------------------+------------------+
+---------------------------------------------------------------------+
; Global & Other Fast Signals ;
+------+----------+---------+----------------------+------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ;
+------+----------+---------+----------------------+------------------+
; iCLK ; PIN_83 ; 10 ; On ; -- ;
+------+----------+---------+----------------------+------------------+
+---------------------------------+
; Non-Global High Fan-Out Signals ;
+------------+--------------------+
; Name ; Fan-Out ;
+------------+--------------------+
; counter[1] ; 9 ;
; counter[0] ; 9 ;
; counter[3] ; 8 ;
; counter[2] ; 8 ;
; counter[8] ; 7 ;
; counter[7] ; 7 ;
; counter[6] ; 7 ;
; counter[5] ; 7 ;
; counter[4] ; 7 ;
; clk_o ; 1 ;
+------------+--------------------+
+----------------------------------------------+
; Interconnect Usage Summary ;
+----------------------------+-----------------+
; Interconnect Resource Type ; Usage ;
+----------------------------+-----------------+
; Output enables ; 0 / 6 ( 0 % ) ;
; PIA buffers ; 9 / 288 ( 3 % ) ;
; PIAs ; 9 / 288 ( 3 % ) ;
+----------------------------+-----------------+
+----------------------------------------------------------------------------+
; LAB External Interconnect ;
+----------------------------------------------+-----------------------------+
; LAB External Interconnects (Average = 1.13) ; Number of LABs (Total = 1) ;
+----------------------------------------------+-----------------------------+
; 0 ; 7 ;
; 1 ; 0 ;
; 2 ; 0 ;
; 3 ; 0 ;
; 4 ; 0 ;
; 5 ; 0 ;
; 6 ; 0 ;
; 7 ; 0 ;
; 8 ; 0 ;
; 9 ; 1 ;
+----------------------------------------------+-----------------------------+
+----------------------------------------------------------------------+
; LAB Macrocells ;
+----------------------------------------+-----------------------------+
; Number of Macrocells (Average = 1.25) ; Number of LABs (Total = 1) ;
+----------------------------------------+-----------------------------+
; 0 ; 7 ;
; 1 ; 0 ;
; 2 ; 0 ;
; 3 ; 0 ;
; 4 ; 0 ;
; 5 ; 0 ;
; 6 ; 0 ;
; 7 ; 0 ;
; 8 ; 0 ;
; 9 ; 0 ;
; 10 ; 1 ;
+----------------------------------------+-----------------------------+
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Logic Cell Interconnection ;
+-----+------------+------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------+
; LAB ; Logic Cell ; Input ; Output ;
+-----+------------+------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------+
; A ; LC1 ; iCLK ; counter[1], counter[2], counter[3], counter[4], counter[5], counter[6], counter[7], counter[8], clk_o ;
; A ; LC2 ; iCLK, counter[1], counter[0] ; counter[1], counter[2], counter[3], counter[4], counter[5], counter[6], counter[7], counter[8], clk_o ;
; A ; LC4 ; iCLK, counter[8], counter[3], counter[7], counter[6], counter[5], counter[4], counter[1], counter[0], counter[2] ; counter[2], counter[3], counter[4], counter[5], counter[6], counter[7], counter[8], clk_o ;
; A ; LC5 ; iCLK, counter[2], counter[1], counter[0], counter[3] ; counter[2], counter[3], counter[4], counter[5], counter[6], counter[7], counter[8], clk_o ;
; A ; LC6 ; iCLK, counter[8], counter[7], counter[6], counter[5], counter[3], counter[2], counter[1], counter[4], counter[0] ; counter[2], counter[4], counter[5], counter[6], counter[7], counter[8], clk_o ;
; A ; LC7 ; iCLK, counter[8], counter[7], counter[6], counter[3], counter[2], counter[4], counter[1], counter[5], counter[0] ; counter[2], counter[4], counter[5], counter[6], counter[7], counter[8], clk_o ;
; A ; LC8 ; iCLK, counter[8], counter[7], counter[3], counter[2], counter[5], counter[4], counter[1], counter[6], counter[0] ; counter[2], counter[4], counter[5], counter[6], counter[7], counter[8], clk_o ;
; A ; LC9 ; iCLK, counter[8], counter[3], counter[2], counter[6], counter[5], counter[4], counter[1], counter[7], counter[0] ; counter[2], counter[4], counter[5], counter[6], counter[7], counter[8], clk_o ;
; A ; LC10 ; iCLK, counter[7], counter[6], counter[5], counter[4], counter[3], counter[2], counter[1], counter[8], counter[0] ; counter[2], counter[4], counter[5], counter[6], counter[7], counter[8], clk_o ;
; A ; LC3 ; iCLK, counter[8], counter[3], counter[2], counter[7], counter[6], counter[5], counter[4], counter[1], counter[0] ; oCLK ;
+-----+------------+------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------+
+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
Info: Version 4.1 Build 181 06/29/2004 SJ Full Version
Info: Processing started: Tue Jan 01 14:52:45 2008
Info: Command: quartus_fit --import_settings_files=off --export_settings_files=off divider -c divider
Info: Selected device EPM7128SLC84-15 for design divider
Info: Quartus II Fitter was successful. 0 errors, 0 warnings
Info: Processing ended: Tue Jan 01 14:52:45 2008
Info: Elapsed time: 00:00:00
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -