divider.hier_info

以CPLD器件EPM7128SLC84-15为核心实现的简易数字频率计

|divider
iCLK => counter[8].CLK
iCLK => counter[7].CLK
iCLK => counter[6].CLK
iCLK => counter[5].CLK
iCLK => counter[4].CLK
iCLK => counter[3].CLK
iCLK => counter[2].CLK
iCLK => counter[1].CLK
iCLK => counter[0].CLK
iCLK => clk_o.CLK
oCLK <= clk_o.DB_MAX_OUTPUT_PORT_TYPE