latch_rp.v

来自「SOPC Builder创建的CPU」· Verilog 代码 · 共 11 行

primitive latch_rp(q_out,enable,data);
	output q_out;
	input 	enable,data;
	reg		 q_out;
	table
	//enable    data    state   q_out/next_state
	   1				1		:	?		:	1;
	   1				0 		:	?		:	0;
	   0				?		:	?		:	-;
	   endtable
	   endprimitive