spartan3.v

XILINX memory interface generator. XILINX的外部存储器接口。

module IBUFG_SSTL3_II(O, I); // synthesis syn_black_box
output O;
input I;
endmodule
module IBUFG_SSTL3_II_DCI(O, I); // synthesis syn_black_box
output O;
input I;
endmodule
module IBUF_AGP(O, I); // synthesis syn_black_box
output O;
input I;
endmodule
module IBUF_GTL(O, I); // synthesis syn_black_box
output O;
input I;
endmodule
module IBUF_GTL_DCI(O, I); // synthesis syn_black_box
output O;
input I;
endmodule
module IBUF_GTLP(O, I); // synthesis syn_black_box
output O;
input I;
endmodule
module IBUF_GTLP_DCI(O, I); // synthesis syn_black_box
output O;
input I;
endmodule
module IBUF_HSTL_I(O, I); // synthesis syn_black_box
output O;
input I;
endmodule
module IBUF_HSTL_I_DCI(O, I); // synthesis syn_black_box
output O;
input I;
endmodule
module IBUF_HSTL_III(O, I); // synthesis syn_black_box
output O;
input I;
endmodule
module IBUF_HSTL_III_DCI(O, I); // synthesis syn_black_box
output O;
input I;
endmodule
module IBUF_HSTL_IV(O, I); // synthesis syn_black_box
output O;
input I;
endmodule
module IBUF_HSTL_IV_DCI(O, I); // synthesis syn_black_box
output O;
input I;
endmodule
module IBUF_LVCMOS15(O, I); // synthesis syn_black_box
output O;
input I;
endmodule
module IBUF_LVCMOS18(O, I); // synthesis syn_black_box
output O;
input I;
endmodule
module IBUF_LVCMOS2(O, I); // synthesis syn_black_box
output O;
input I;
endmodule
module IBUF_LVCMOS25(O, I); // synthesis syn_black_box
output O;
input I;
endmodule
module IBUF_LVCMOS33(O, I); // synthesis syn_black_box
output O;
input I;
endmodule
module IBUF_LVDCI_15(O, I); // synthesis syn_black_box
output O;
input I;
endmodule
module IBUF_LVDCI_18(O, I); // synthesis syn_black_box
output O;
input I;
endmodule
module IBUF_LVDCI_25(O, I); // synthesis syn_black_box
output O;
input I;
endmodule
module IBUF_LVDCI_33(O, I); // synthesis syn_black_box
output O;
input I;
endmodule
module IBUF_LVDCI_DV2_15(O, I); // synthesis syn_black_box
output O;
input I;
endmodule
module IBUF_LVDCI_DV2_18(O, I); // synthesis syn_black_box
output O;
input I;
endmodule
module IBUF_LVDCI_DV2_25(O, I); // synthesis syn_black_box
output O;
input I;
endmodule
module IBUF_LVDCI_DV2_33(O, I); // synthesis syn_black_box
output O;
input I;
endmodule
module IBUF_LVTTL(O, I); // synthesis syn_black_box
output O;
input I;
endmodule
module IBUF_PCI33_3(O, I); // synthesis syn_black_box
output O;
input I;
endmodule
module IBUF_PCI66_3(O, I); // synthesis syn_black_box
output O;
input I;
endmodule
module IBUF_PCIX(O, I); // synthesis syn_black_box
output O;
input I;
endmodule
module IBUF_SSTL2_I(O, I); // synthesis syn_black_box
output O;
input I;
endmodule
module IBUF_SSTL2_I_DCI(O, I); // synthesis syn_black_box
output O;
input I;
endmodule
module IBUF_SSTL2_II(O, I); // synthesis syn_black_box
output O;
input I;
endmodule
module IBUF_SSTL2_II_DCI(O, I); // synthesis syn_black_box
output O;
input I;
endmodule
module IBUF_SSTL3_I(O, I); // synthesis syn_black_box
output O;
input I;
endmodule
module IBUF_SSTL3_I_DCI(O, I); // synthesis syn_black_box
output O;
input I;
endmodule
module IBUF_SSTL3_II(O, I); // synthesis syn_black_box
output O;
input I;
endmodule
module IBUF_SSTL3_II_DCI(O, I); // synthesis syn_black_box
output O;
input I;
endmodule
module IFDDRCPE(Q0, Q1, C0, C1, CE, CLR, D, PRE); // synthesis syn_black_box
output Q0;
output Q1;
input C0;
input C1;
input CE;
input CLR;
input D;
input PRE;
endmodule
module IFDDRRSE(Q0, Q1, C0, C1, CE, D, R, S); // synthesis syn_black_box
output Q0;
output Q1;
input C0;
input C1;
input CE;
input D;
input R;
input S;
endmodule
module INV(O, I); // synthesis syn_black_box
output O;
input I;
endmodule
module IOBUF(O, IO, I, T); // synthesis syn_black_box
parameter IOSTANDARD="default";
parameter SLEW = "SLOW";
parameter DRIVE = 12;
output O;
inout IO;
input I;
input T;
endmodule
module IOBUFDS(O, IO, IOB, I, T); // synthesis syn_black_box
parameter IOSTANDARD="default";
parameter SLEW = "SLOW";
parameter DRIVE = 12;
output O;
inout IO;
inout IOB;
input I;
input T;
endmodule
module IOBUFDS_BLVDS_25(O, IO, IOB, I, T); // synthesis syn_black_box
output O;
inout IO;
inout IOB;
input I;
input T;
endmodule
module IOBUF_AGP(O, IO, I, T); // synthesis syn_black_box
output O;
inout IO;
input I;
input T;
endmodule
module IOBUF_F_12(O, IO, I, T); // synthesis syn_black_box
output O;
inout IO;
input I;
input T;
endmodule
module IOBUF_F_16(O, IO, I, T); // synthesis syn_black_box
output O;
inout IO;
input I;
input T;
endmodule
module IOBUF_F_2(O, IO, I, T); // synthesis syn_black_box
output O;
inout IO;
input I;
input T;
endmodule
module IOBUF_F_24(O, IO, I, T); // synthesis syn_black_box
output O;
inout IO;
input I;
input T;
endmodule
module IOBUF_F_4(O, IO, I, T); // synthesis syn_black_box
output O;
inout IO;
input I;
input T;
endmodule
module IOBUF_F_6(O, IO, I, T); // synthesis syn_black_box
output O;
inout IO;
input I;
input T;
endmodule
module IOBUF_F_8(O, IO, I, T); // synthesis syn_black_box
output O;
inout IO;
input I;
input T;
endmodule
module IOBUF_GTL(O, IO, I, T); // synthesis syn_black_box
output O;
inout IO;
input I;
input T;
endmodule
module IOBUF_GTL_DCI(O, IO, I, T); // synthesis syn_black_box
output O;
inout IO;
input I;
input T;
endmodule
module IOBUF_GTLP(O, IO, I, T); // synthesis syn_black_box
output O;
inout IO;
input I;
input T;
endmodule
module IOBUF_GTLP_DCI(O, IO, I, T); // synthesis syn_black_box
output O;
inout IO;
input I;
input T;
endmodule
module IOBUF_HSTL_I(O, IO, I, T); // synthesis syn_black_box
output O;
inout IO;
input I;
input T;
endmodule
module IOBUF_HSTL_III(O, IO, I, T); // synthesis syn_black_box
output O;
inout IO;
input I;
input T;
endmodule
module IOBUF_HSTL_IV(O, IO, I, T); // synthesis syn_black_box
output O;
inout IO;
input I;
input T;
endmodule
module IOBUF_HSTL_IV_DCI(O, IO, I, T); // synthesis syn_black_box
output O;
inout IO;
input I;
input T;
endmodule
module IOBUF_LVCMOS15(O, IO, I, T); // synthesis syn_black_box
output O;
inout IO;
input I;
input T;
endmodule
module IOBUF_LVCMOS15_F_12(O, IO, I, T); // synthesis syn_black_box
output O;
inout IO;
input I;
input T;
endmodule
module IOBUF_LVCMOS15_F_2(O, IO, I, T); // synthesis syn_black_box
output O;
inout IO;
input I;
input T;
endmodule
module IOBUF_LVCMOS15_F_4(O, IO, I, T); // synthesis syn_black_box
output O;
inout IO;
input I;
input T;
endmodule
module IOBUF_LVCMOS15_F_6(O, IO, I, T); // synthesis syn_black_box
output O;
inout IO;
input I;
input T;
endmodule
module IOBUF_LVCMOS15_F_8(O, IO, I, T); // synthesis syn_black_box
output O;
inout IO;
input I;
input T;
endmodule
module IOBUF_LVCMOS15_S_12(O, IO, I, T); // synthesis syn_black_box
output O;
inout IO;
input I;
input T;
endmodule
module IOBUF_LVCMOS15_S_2(O, IO, I, T); // synthesis syn_black_box
output O;
inout IO;
input I;
input T;
endmodule
module IOBUF_LVCMOS15_S_4(O, IO, I, T); // synthesis syn_black_box
output O;
inout IO;
input I;
input T;
endmodule
module IOBUF_LVCMOS15_S_6(O, IO, I, T); // synthesis syn_black_box
output O;
inout IO;
input I;
input T;
endmodule
module IOBUF_LVCMOS15_S_8(O, IO, I, T); // synthesis syn_black_box
output O;
inout IO;
input I;
input T;
endmodule
module IOBUF_LVCMOS18(O, IO, I, T); // synthesis syn_black_box
output O;
inout IO;
input I;
input T;
endmodule
module IOBUF_LVCMOS18_F_12(O, IO, I, T); // synthesis syn_black_box
output O;
inout IO;
input I;
input T;
endmodule
module IOBUF_LVCMOS18_F_16(O, IO, I, T); // synthesis syn_black_box
output O;
inout IO;
input I;
input T;
endmodule
module IOBUF_LVCMOS18_F_2(O, IO, I, T); // synthesis syn_black_box
output O;
inout IO;
input I;
input T;
endmodule
module IOBUF_LVCMOS18_F_4(O, IO, I, T); // synthesis syn_black_box
output O;
inout IO;
input I;
input T;
endmodule
module IOBUF_LVCMOS18_F_6(O, IO, I, T); // synthesis syn_black_box
output O;
inout IO;
input I;
input T;
endmodule
module IOBUF_LVCMOS18_F_8(O, IO, I, T); // synthesis syn_black_box
output O;
inout IO;
input I;
input T;
endmodule
module IOBUF_LVCMOS18_S_12(O, IO, I, T); // synthesis syn_black_box
output O;
inout IO;
input I;
input T;
endmodule
module IOBUF_LVCMOS18_S_16(O, IO, I, T); // synthesis syn_black_box
output O;
inout IO;
input I;
input T;
endmodule
module IOBUF_LVCMOS18_S_2(O, IO, I, T); // synthesis syn_black_box
output O;
inout IO;
input I;
input T;
endmodule
module IOBUF_LVCMOS18_S_4(O, IO, I, T); // synthesis syn_black_box
output O;
inout IO;
input I;
input T;
endmodule
module IOBUF_LVCMOS18_S_6(O, IO, I, T); // synthesis syn_black_box
output O;
inout IO;
input I;
input T;
endmodule
module IOBUF_LVCMOS18_S_8(O, IO, I, T); // synthesis syn_black_box
output O;
inout IO;
input I;
input T;
endmodule
module IOBUF_LVCMOS2(O, IO, I, T); // synthesis syn_black_box
output O;
inout IO;
input I;
input T;
endmodule
module IOBUF_LVCMOS25(O, IO, I, T); // synthesis syn_black_box
output O;
inout IO;
input I;
input T;
endmodule
module IOBUF_LVCMOS25_F_12(O, IO, I, T); // synthesis syn_black_box
output O;
inout IO;
input I;
input T;
endmodule
module IOBUF_LVCMOS25_F_16(O, IO, I, T); // synthesis syn_black_box
output O;
inout IO;
input I;
input T;
endmodule
module IOBUF_LVCMOS25_F_2(O, IO, I, T); // synthesis syn_black_box
output O;
inout IO;
input I;
input T;
endmodule
module IOBUF_LVCMOS25_F_24(O, IO, I, T); // synthesis syn_black_box
output O;
inout IO;
input I;
input T;
endmodule
module IOBUF_LVCMOS25_F_4(O, IO, I, T); // synthesis syn_black_box
output O;
inout IO;
input I;
input T;
endmodule
module IOBUF_LVCMOS25_F_6(O, IO, I, T); // synthesis syn_black_box
output O;
inout IO;
input I;
input T;
endmodule
module IOBUF_LVCMOS25_F_8(O, IO, I, T); // synthesis syn_black_box
output O;
inout IO;
input I;
input T;
endmodule
module IOBUF_LVCMOS25_S_12(O, IO, I, T); // synthesis syn_black_box
output O;
inout IO;
input I;
input T;
endmodule
module IOBUF_LVCMOS25_S_16(O, IO, I, T); // synthesis syn_black_box
output O;
inout IO;
input I;
input T;
endmodule
module IOBUF_LVCMOS25_S_2(O, IO, I, T); // synthesis syn_black_box
output O;
inout IO;
input I;
input T;
endmodule
module IOBUF_LVCMOS25_S_24(O, IO, I, T); // synthesis syn_black_box
output O;
inout IO;
input I;
input T;
endmodule
module IOBUF_LVCMOS25_S_4(O, IO, I, T); // synthesis syn_black_box
output O;
inout IO;
input I;
input T;
endmodule
module IOBUF_LVCMOS25_S_6(O, IO, I, T); // synthesis syn_black_box
output O;
inout IO;
input I;
input T;
endmodule
module IOBUF_LVCMOS25_S_8(O, IO, I, T); // synthesis syn_black_box
output O;
inout IO;
input I;
input T;
endmodule
module IOBUF_LVCMOS33(O, IO, I, T); // synthesis syn_black_box
output O;
inout IO;
input I;
input T;
endmodule
module IOBUF_LVCMOS33_F_12(O, IO, I, T); // synthesis syn_black_box
output O;
inout IO;
input I;
input T;
endmodule
module IOBUF_LVCMOS33_F_16(O, IO, I, T); // synthesis syn_black_box
output O;
inout IO;
input I;
input T;
endmodule
module IOBUF_LVCMOS33_F_2(O, IO, I, T); // synthesis syn_black_box
output O;
inout IO;
input I;
input T;
endmodule
module IOBUF_LVCMOS33_F_24(O, IO, I, T); // synthesis syn_black_box
output O;
inout IO;
input I;
input T;
endmodule
module IOBUF_LVCMOS33_F_4(O, IO, I, T); // synthesis syn_black_box
output O;
inout IO;
input I;
input T;
endmodule
module IOBUF_LVCMOS33_F_6(O, IO, I, T); // synthesis syn_black_box
output O;