📄 cy62256vso.tan.rpt
字号:
; N/A ; None ; 6.200 ns ; FPGACS ; FPGADT[0]~reg0 ; GLBCLK ;
; N/A ; None ; 6.200 ns ; FPGAWR ; DATA[7]~reg0 ; GLBCLK ;
; N/A ; None ; 6.200 ns ; FPGAWR ; FPGADT[7]~reg0 ; GLBCLK ;
; N/A ; None ; 6.200 ns ; FPGAWR ; DATA[0]~en ; GLBCLK ;
; N/A ; None ; 6.200 ns ; FPGAWR ; FPGADT[0]~en ; GLBCLK ;
; N/A ; None ; 6.200 ns ; FPGAWR ; DATA[6]~reg0 ; GLBCLK ;
; N/A ; None ; 6.200 ns ; FPGAWR ; FPGADT[6]~reg0 ; GLBCLK ;
; N/A ; None ; 6.200 ns ; FPGAWR ; DATA[5]~reg0 ; GLBCLK ;
; N/A ; None ; 6.200 ns ; FPGAWR ; FPGADT[5]~reg0 ; GLBCLK ;
; N/A ; None ; 6.200 ns ; FPGAWR ; DATA[4]~reg0 ; GLBCLK ;
; N/A ; None ; 6.200 ns ; FPGAWR ; FPGADT[4]~reg0 ; GLBCLK ;
; N/A ; None ; 6.200 ns ; FPGAWR ; DATA[3]~reg0 ; GLBCLK ;
; N/A ; None ; 6.200 ns ; FPGAWR ; FPGADT[3]~reg0 ; GLBCLK ;
; N/A ; None ; 6.200 ns ; FPGAWR ; DATA[2]~reg0 ; GLBCLK ;
; N/A ; None ; 6.200 ns ; FPGAWR ; FPGADT[2]~reg0 ; GLBCLK ;
; N/A ; None ; 6.200 ns ; FPGAWR ; DATA[1]~reg0 ; GLBCLK ;
; N/A ; None ; 6.200 ns ; FPGAWR ; FPGADT[1]~reg0 ; GLBCLK ;
; N/A ; None ; 6.200 ns ; FPGAWR ; DATA[0]~reg0 ; GLBCLK ;
; N/A ; None ; 6.200 ns ; FPGAWR ; FPGADT[0]~reg0 ; GLBCLK ;
; N/A ; None ; 6.200 ns ; FPGARD ; DATA[7]~reg0 ; GLBCLK ;
; N/A ; None ; 6.200 ns ; FPGARD ; FPGADT[7]~reg0 ; GLBCLK ;
; N/A ; None ; 6.200 ns ; FPGARD ; DATA[0]~en ; GLBCLK ;
; N/A ; None ; 6.200 ns ; FPGARD ; FPGADT[0]~en ; GLBCLK ;
; N/A ; None ; 6.200 ns ; FPGARD ; DATA[6]~reg0 ; GLBCLK ;
; N/A ; None ; 6.200 ns ; FPGARD ; FPGADT[6]~reg0 ; GLBCLK ;
; N/A ; None ; 6.200 ns ; FPGARD ; DATA[5]~reg0 ; GLBCLK ;
; N/A ; None ; 6.200 ns ; FPGARD ; FPGADT[5]~reg0 ; GLBCLK ;
; N/A ; None ; 6.200 ns ; FPGARD ; DATA[4]~reg0 ; GLBCLK ;
; N/A ; None ; 6.200 ns ; FPGARD ; FPGADT[4]~reg0 ; GLBCLK ;
; N/A ; None ; 6.200 ns ; FPGARD ; DATA[3]~reg0 ; GLBCLK ;
; N/A ; None ; 6.200 ns ; FPGARD ; FPGADT[3]~reg0 ; GLBCLK ;
; N/A ; None ; 6.200 ns ; FPGARD ; DATA[2]~reg0 ; GLBCLK ;
; N/A ; None ; 6.200 ns ; FPGARD ; FPGADT[2]~reg0 ; GLBCLK ;
; N/A ; None ; 6.200 ns ; FPGARD ; DATA[1]~reg0 ; GLBCLK ;
; N/A ; None ; 6.200 ns ; FPGARD ; FPGADT[1]~reg0 ; GLBCLK ;
; N/A ; None ; 6.200 ns ; FPGARD ; DATA[0]~reg0 ; GLBCLK ;
; N/A ; None ; 6.200 ns ; FPGARD ; FPGADT[0]~reg0 ; GLBCLK ;
; N/A ; None ; 5.600 ns ; DATA[0] ; FPGADT[0]~reg0 ; GLBCLK ;
; N/A ; None ; 5.600 ns ; FPGADT[0] ; DATA[0]~reg0 ; GLBCLK ;
; N/A ; None ; 5.600 ns ; DATA[1] ; FPGADT[1]~reg0 ; GLBCLK ;
; N/A ; None ; 5.600 ns ; FPGADT[1] ; DATA[1]~reg0 ; GLBCLK ;
; N/A ; None ; 5.600 ns ; DATA[2] ; FPGADT[2]~reg0 ; GLBCLK ;
; N/A ; None ; 5.600 ns ; FPGADT[2] ; DATA[2]~reg0 ; GLBCLK ;
; N/A ; None ; 5.600 ns ; DATA[3] ; FPGADT[3]~reg0 ; GLBCLK ;
; N/A ; None ; 5.600 ns ; FPGADT[3] ; DATA[3]~reg0 ; GLBCLK ;
; N/A ; None ; 5.600 ns ; DATA[4] ; FPGADT[4]~reg0 ; GLBCLK ;
; N/A ; None ; 5.600 ns ; FPGADT[4] ; DATA[4]~reg0 ; GLBCLK ;
; N/A ; None ; 5.600 ns ; DATA[5] ; FPGADT[5]~reg0 ; GLBCLK ;
; N/A ; None ; 5.600 ns ; FPGADT[5] ; DATA[5]~reg0 ; GLBCLK ;
; N/A ; None ; 5.600 ns ; DATA[6] ; FPGADT[6]~reg0 ; GLBCLK ;
; N/A ; None ; 5.600 ns ; FPGADT[6] ; DATA[6]~reg0 ; GLBCLK ;
; N/A ; None ; 5.600 ns ; DATA[7] ; FPGADT[7]~reg0 ; GLBCLK ;
; N/A ; None ; 5.600 ns ; FPGADT[7] ; DATA[7]~reg0 ; GLBCLK ;
+-------+--------------+------------+-----------+----------------+----------+
+-----------------------------------------------------------------------------+
; tco ;
+-------+--------------+------------+----------------+-----------+------------+
; Slack ; Required tco ; Actual tco ; From ; To ; From Clock ;
+-------+--------------+------------+----------------+-----------+------------+
; N/A ; None ; 10.700 ns ; DATA[0]~en ; DATA[0] ; GLBCLK ;
; N/A ; None ; 10.700 ns ; FPGADT[0]~en ; FPGADT[0] ; GLBCLK ;
; N/A ; None ; 10.700 ns ; DATA[0]~en ; DATA[1] ; GLBCLK ;
; N/A ; None ; 10.700 ns ; FPGADT[0]~en ; FPGADT[1] ; GLBCLK ;
; N/A ; None ; 10.700 ns ; DATA[0]~en ; DATA[2] ; GLBCLK ;
; N/A ; None ; 10.700 ns ; FPGADT[0]~en ; FPGADT[2] ; GLBCLK ;
; N/A ; None ; 10.700 ns ; DATA[0]~en ; DATA[3] ; GLBCLK ;
; N/A ; None ; 10.700 ns ; FPGADT[0]~en ; FPGADT[3] ; GLBCLK ;
; N/A ; None ; 10.700 ns ; DATA[0]~en ; DATA[4] ; GLBCLK ;
; N/A ; None ; 10.700 ns ; FPGADT[0]~en ; FPGADT[4] ; GLBCLK ;
; N/A ; None ; 10.700 ns ; DATA[0]~en ; DATA[5] ; GLBCLK ;
; N/A ; None ; 10.700 ns ; FPGADT[0]~en ; FPGADT[5] ; GLBCLK ;
; N/A ; None ; 10.700 ns ; DATA[0]~en ; DATA[6] ; GLBCLK ;
; N/A ; None ; 10.700 ns ; FPGADT[0]~en ; FPGADT[6] ; GLBCLK ;
; N/A ; None ; 10.700 ns ; DATA[0]~en ; DATA[7] ; GLBCLK ;
; N/A ; None ; 10.700 ns ; FPGADT[0]~en ; FPGADT[7] ; GLBCLK ;
; N/A ; None ; 4.700 ns ; DATA[0]~reg0 ; DATA[0] ; GLBCLK ;
; N/A ; None ; 4.700 ns ; FPGADT[0]~reg0 ; FPGADT[0] ; GLBCLK ;
; N/A ; None ; 4.700 ns ; DATA[1]~reg0 ; DATA[1] ; GLBCLK ;
; N/A ; None ; 4.700 ns ; FPGADT[1]~reg0 ; FPGADT[1] ; GLBCLK ;
; N/A ; None ; 4.700 ns ; DATA[2]~reg0 ; DATA[2] ; GLBCLK ;
; N/A ; None ; 4.700 ns ; FPGADT[2]~reg0 ; FPGADT[2] ; GLBCLK ;
; N/A ; None ; 4.700 ns ; DATA[3]~reg0 ; DATA[3] ; GLBCLK ;
; N/A ; None ; 4.700 ns ; FPGADT[3]~reg0 ; FPGADT[3] ; GLBCLK ;
; N/A ; None ; 4.700 ns ; DATA[4]~reg0 ; DATA[4] ; GLBCLK ;
; N/A ; None ; 4.700 ns ; FPGADT[4]~reg0 ; FPGADT[4] ; GLBCLK ;
; N/A ; None ; 4.700 ns ; DATA[5]~reg0 ; DATA[5] ; GLBCLK ;
; N/A ; None ; 4.700 ns ; FPGADT[5]~reg0 ; FPGADT[5] ; GLBCLK ;
; N/A ; None ; 4.700 ns ; DATA[6]~reg0 ; DATA[6] ; GLBCLK ;
; N/A ; None ; 4.700 ns ; FPGADT[6]~reg0 ; FPGADT[6] ; GLBCLK ;
; N/A ; None ; 4.700 ns ; DATA[7]~reg0 ; DATA[7] ; GLBCLK ;
; N/A ; None ; 4.700 ns ; FPGADT[7]~reg0 ; FPGADT[7] ; GLBCLK ;
+-------+--------------+------------+----------------+-----------+------------+
+--------------------------------------------------------------------------+
; tpd ;
+-------+-------------------+-----------------+--------------+-------------+
; Slack ; Required P2P Time ; Actual P2P Time ; From ; To ;
+-------+-------------------+-----------------+--------------+-------------+
; N/A ; None ; 8.100 ns ; FPGACS ; CS ;
; N/A ; None ; 8.100 ns ; FPGAWR ; WR ;
; N/A ; None ; 8.100 ns ; FPGARD ; RD ;
; N/A ; None ; 7.500 ns ; FPGAADDR[14] ; ADDROUT[14] ;
; N/A ; None ; 7.500 ns ; FPGAADDR[13] ; ADDROUT[13] ;
; N/A ; None ; 7.500 ns ; FPGAADDR[12] ; ADDROUT[12] ;
; N/A ; None ; 7.500 ns ; FPGAADDR[11] ; ADDROUT[11] ;
; N/A ; None ; 7.500 ns ; FPGAADDR[10] ; ADDROUT[10] ;
; N/A ; None ; 7.500 ns ; FPGAADDR[9] ; ADDROUT[9] ;
; N/A ; None ; 7.500 ns ; FPGAADDR[8] ; ADDROUT[8] ;
; N/A ; None ; 7.500 ns ; FPGAADDR[7] ; ADDROUT[7] ;
; N/A ; None ; 7.500 ns ; FPGAADDR[6] ; ADDROUT[6] ;
; N/A ; None ; 7.500 ns ; FPGAADDR[5] ; ADDROUT[5] ;
; N/A ; None ; 7.500 ns ; FPGAADDR[4] ; ADDROUT[4] ;
; N/A ; None ; 7.500 ns ; FPGAADDR[3] ; ADDROUT[3] ;
; N/A ; None ; 7.500 ns ; FPGAADDR[2] ; ADDROUT[2] ;
; N/A ; None ; 7.500 ns ; FPGAADDR[1] ; ADDROUT[1] ;
; N/A ; None ; 7.500 ns ; FPGAADDR[0] ; ADDROUT[0] ;
+-------+-------------------+-----------------+--------------+-------------+
+---------------------------------------------------------------------------------+
; th ;
+---------------+-------------+-----------+-----------+----------------+----------+
; Minimum Slack ; Required th ; Actual th ; From ; To ; To Clock ;
+---------------+-------------+-----------+-----------+----------------+----------+
; N/A ; None ; -2.900 ns ; DATA[0] ; FPGADT[0]~reg0 ; GLBCLK ;
; N/A ; None ; -2.900 ns ; FPGADT[0] ; DATA[0]~reg0 ; GLBCLK ;
; N/A ; None ; -2.900 ns ; DATA[1] ; FPGADT[1]~reg0 ; GLBCLK ;
; N/A ; None ; -2.900 ns ; FPGADT[1] ; DATA[1]~reg0 ; GLBCLK ;
; N/A ; None ; -2.900 ns ; DATA[2] ; FPGADT[2]~reg0 ; GLBCLK ;
; N/A ; None ; -2.900 ns ; FPGADT[2] ; DATA[2]~reg0 ; GLBCLK ;
; N/A ; None ; -2.900 ns ; DATA[3] ; FPGADT[3]~reg0 ; GLBCLK ;
; N/A ; None ; -2.900 ns ; FPGADT[3] ; DATA[3]~reg0 ; GLBCLK ;
; N/A ; None ; -2.900 ns ; DATA[4] ; FPGADT[4]~reg0 ; GLBCLK ;
; N/A ; None ; -2.900 ns ; FPGADT[4] ; DATA[4]~reg0 ; GLBCLK ;
; N/A ; None ; -2.900 ns ; DATA[5] ; FPGADT[5]~reg0 ; GLBCLK ;
; N/A ; None ; -2.900 ns ; FPGADT[5] ; DATA[5]~reg0 ; GLBCLK ;
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -