📄 cy62256vso.fit.rpt
字号:
; 128 ; 54 ; -- ; FPGAADDR[6] ; input ; 3.3-V LVTTL ; ; N ;
; 129 ; 53 ; -- ; RESERVED ; ; ; ; ;
; 130 ; 52 ; -- ; RESERVED ; ; ; ; ;
; 131 ; 51 ; -- ; RESERVED ; ; ; ; ;
; 132 ; 50 ; -- ; RESERVED ; ; ; ; ;
; 133 ; 49 ; -- ; FPGAADDR[2] ; input ; 3.3-V LVTTL ; ; N ;
; 134 ; 48 ; -- ; GND ; gnd ; ; ; ;
; 135 ; 47 ; -- ; ADDROUT[0] ; output ; 3.3-V LVTTL ; ; N ;
; 136 ; 46 ; -- ; ADDROUT[14] ; output ; 3.3-V LVTTL ; ; N ;
; 137 ; 45 ; -- ; RESERVED ; ; ; ; ;
; 138 ; 44 ; -- ; RESERVED ; ; ; ; ;
; 139 ; 43 ; -- ; RESERVED ; ; ; ; ;
; 140 ; 42 ; -- ; FPGACS ; input ; 3.3-V LVTTL ; ; N ;
; 141 ; 41 ; -- ; FPGADT[7] ; bidir ; 3.3-V LVTTL ; ; N ;
; 142 ; 40 ; -- ; DATA[7] ; bidir ; 3.3-V LVTTL ; ; N ;
; 143 ; 39 ; -- ; VCCIO ; power ; ; 3.3V ; ;
; 144 ; 38 ; -- ; ADDROUT[11] ; output ; 3.3-V LVTTL ; ; N ;
; 145 ; 37 ; -- ; ADDROUT[12] ; output ; 3.3-V LVTTL ; ; N ;
; 146 ; 36 ; -- ; ADDROUT[13] ; output ; 3.3-V LVTTL ; ; N ;
; 147 ; 35 ; -- ; FPGADT[6] ; bidir ; 3.3-V LVTTL ; ; N ;
; 148 ; 34 ; -- ; DATA[6] ; bidir ; 3.3-V LVTTL ; ; N ;
; 149 ; 33 ; -- ; ADDROUT[9] ; output ; 3.3-V LVTTL ; ; N ;
; 150 ; 32 ; -- ; ADDROUT[10] ; output ; 3.3-V LVTTL ; ; N ;
; 151 ; 31 ; -- ; ADDROUT[8] ; output ; 3.3-V LVTTL ; ; N ;
; 152 ; 30 ; -- ; GND ; gnd ; ; ; ;
; 153 ; 29 ; -- ; FPGADT[5] ; bidir ; 3.3-V LVTTL ; ; N ;
; 154 ; 28 ; -- ; DATA[5] ; bidir ; 3.3-V LVTTL ; ; N ;
; 155 ; 27 ; -- ; ADDROUT[5] ; output ; 3.3-V LVTTL ; ; N ;
; 156 ; 26 ; -- ; ADDROUT[6] ; output ; 3.3-V LVTTL ; ; N ;
; 157 ; 25 ; -- ; ADDROUT[7] ; output ; 3.3-V LVTTL ; ; N ;
; 158 ; 24 ; -- ; GND ; gnd ; ; ; ;
; 159 ; 23 ; -- ; DATA[4] ; bidir ; 3.3-V LVTTL ; ; N ;
; 160 ; 22 ; -- ; FPGADT[4] ; bidir ; 3.3-V LVTTL ; ; N ;
; 161 ; 21 ; -- ; ADDROUT[3] ; output ; 3.3-V LVTTL ; ; N ;
; 162 ; 20 ; -- ; ADDROUT[4] ; output ; 3.3-V LVTTL ; ; N ;
; 163 ; 19 ; -- ; DATA[3] ; bidir ; 3.3-V LVTTL ; ; N ;
; 164 ; 18 ; -- ; FPGADT[3] ; bidir ; 3.3-V LVTTL ; ; N ;
; 165 ; 17 ; -- ; VCCIO ; power ; ; 3.3V ; ;
; 166 ; 16 ; -- ; ADDROUT[1] ; output ; 3.3-V LVTTL ; ; N ;
; 167 ; 15 ; -- ; ADDROUT[2] ; output ; 3.3-V LVTTL ; ; N ;
; 168 ; 14 ; -- ; RD ; output ; 3.3-V LVTTL ; ; N ;
; 169 ; 13 ; -- ; DATA[2] ; bidir ; 3.3-V LVTTL ; ; N ;
; 170 ; 12 ; -- ; DATA[1] ; bidir ; 3.3-V LVTTL ; ; N ;
; 171 ; 11 ; -- ; FPGADT[1] ; bidir ; 3.3-V LVTTL ; ; N ;
; 172 ; 10 ; -- ; CS ; output ; 3.3-V LVTTL ; ; N ;
; 173 ; 9 ; -- ; DATA[0] ; bidir ; 3.3-V LVTTL ; ; N ;
; 174 ; 8 ; -- ; GND ; gnd ; ; ; ;
; 175 ; 7 ; -- ; FPGADT[0] ; bidir ; 3.3-V LVTTL ; ; N ;
; 176 ; 6 ; -- ; TDI ; input ; 3.3-V LVTTL ; ; N ;
; 177 ; 5 ; -- ; FPGADT[2] ; bidir ; 3.3-V LVTTL ; ; N ;
; 178 ; 4 ; -- ; WR ; output ; 3.3-V LVTTL ; ; N ;
; 179 ; 3 ; -- ; VCCINT ; power ; ; 3.3V ; ;
; 180 ; 2 ; -- ; GND ; gnd ; ; ; ;
; 181 ; 1 ; -- ; GND+ ; ; ; ; ;
; 182 ; 0 ; -- ; GND+ ; ; ; ; ;
; 183 ; 207 ; -- ; GND+ ; ; ; ; ;
; 184 ; 206 ; -- ; GLBCLK ; input ; 3.3-V LVTTL ; ; N ;
; 185 ; 205 ; -- ; GND ; gnd ; ; ; ;
; 186 ; 204 ; -- ; VCCINT ; power ; ; 3.3V ; ;
; 187 ; 203 ; -- ; FPGAADDR[7] ; input ; 3.3-V LVTTL ; ; N ;
; 188 ; 202 ; -- ; RESERVED ; ; ; ; ;
; 189 ; 201 ; -- ; TDO ; output ; 3.3-V LVTTL ; ; N ;
; 190 ; 200 ; -- ; RESERVED ; ; ; ; ;
; 191 ; 199 ; -- ; VCCIO ; power ; ; 3.3V ; ;
; 192 ; 198 ; -- ; RESERVED ; ; ; ; ;
; 193 ; 197 ; -- ; RESERVED ; ; ; ; ;
; 194 ; 196 ; -- ; RESERVED ; ; ; ; ;
; 195 ; 195 ; -- ; RESERVED ; ; ; ; ;
; 196 ; 194 ; -- ; RESERVED ; ; ; ; ;
; 197 ; 193 ; -- ; RESERVED ; ; ; ; ;
; 198 ; 192 ; -- ; RESERVED ; ; ; ; ;
; 199 ; 191 ; -- ; RESERVED ; ; ; ; ;
; 200 ; 190 ; -- ; GND ; gnd ; ; ; ;
; 201 ; 189 ; -- ; RESERVED ; ; ; ; ;
; 202 ; 188 ; -- ; RESERVED ; ; ; ; ;
; 203 ; 187 ; -- ; FPGAADDR[1] ; input ; 3.3-V LVTTL ; ; N ;
; 204 ; 186 ; -- ; RESERVED ; ; ; ; ;
; 205 ; 185 ; -- ; RESERVED ; ; ; ; ;
; 206 ; 184 ; -- ; RESERVED ; ; ; ; ;
; 207 ; 183 ; -- ; VCCIO ; power ; ; 3.3V ; ;
; 208 ; 182 ; -- ; FPGAADDR[4] ; input ; 3.3-V LVTTL ; ; N ;
+----------+------------+----------+----------------+--------+--------------+---------+-----------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.
+--------------------------------------------------------------------------------------------------+
; I/O Standard ;
+--------------+------------+----------------------+-------------------+-------------------+-------+
; I/O Standard ; Input Vref ; Dedicated Input Pins ; Pins in I/O Bank1 ; Pins in I/O Bank2 ; Total ;
+--------------+------------+----------------------+-------------------+-------------------+-------+
; 3.3-V LVTTL ; - ; 1 ; 0 ; 0 ; 1 ;
+--------------+------------+----------------------+-------------------+-------------------+-------+
+----------------------------------------------------------------------+
; Dedicated Inputs I/O ;
+--------+-------+-------+-------+--------------+------------+---------+
; Name ; Pin # ; Type ; VCCIO ; I/O Standard ; Input Vref ; Current ;
+--------+-------+-------+-------+--------------+------------+---------+
; GLBCLK ; 184 ; Input ; -- ; 3.3-V LVTTL ; - ; 0 mA ;
+--------+-------+-------+-------+--------------+------------+---------+
+-----------------------------------------------+
; Output Pin Default Load For Reported TCO ;
+--------------+-------+------------------------+
; I/O Standard ; Load ; Termination Resistance ;
+--------------+-------+------------------------+
; 3.3-V LVTTL ; 10 pF ; Not Available ;
; 3.3-V LVCMOS ; 10 pF ; Not Available ;
; 3.3-V PCI ; 10 pF ; 25 Ohm (Parallel) ;
; 2.5 V ; 10 pF ; Not Available ;
+--------------+-------+------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.
+-------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity ;
+----------------------------+------------+------+---------------------+--------------+
; Compilation Hierarchy Node ; Macrocells ; Pins ; Full Hierarchy Name ; Library Name ;
+----------------------------+------------+------+---------------------+--------------+
; |CY62256VSO ; 36 ; 57 ; |CY62256VSO ; work ;
+----------------------------+------------+------+---------------------+--------------+
+----------------------------------------------------------------------------------------+
; Control Signals ;
+--------+----------+---------+-------+--------+----------------------+------------------+
; Name ; Location ; Fan-Out ; Usage ; Global ; Global Resource Used ; Global Line Name ;
+--------+----------+---------+-------+--------+----------------------+------------------+
; GLBCLK ; PIN_184 ; 18 ; Clock ; yes ; On ; -- ;
+--------+----------+---------+-------+--------+----------------------+------------------+
+-----------------------------------------------------------------------+
; Global & Other Fast Signals ;
+--------+----------+---------+----------------------+------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ;
+--------+----------+---------+----------------------+------------------+
; GLBCLK ; PIN_184 ; 18 ; On ; -- ;
+--------+----------+---------+----------------------+------------------+
+---------------------------------+
; Non-Global High Fan-Out Signals ;
+----------------+----------------+
; Name ; Fan-Out ;
+----------------+----------------+
; FPGACS ; 19 ;
; FPGAWR ; 19 ;
; FPGARD ; 19 ;
; DATA[0]~en ; 9 ;
; FPGADT[0]~en ; 9 ;
; FPGADT[1]~reg0 ; 2 ;
; FPGADT[2]~reg0 ; 2 ;
; FPGADT[3]~reg0 ; 2 ;
; FPGADT[4]~reg0 ; 2 ;
; FPGADT[5]~reg0 ; 2 ;
; FPGADT[6]~reg0 ; 2 ;
; FPGADT[7]~reg0 ; 2 ;
; FPGADT[0]~reg0 ; 2 ;
; DATA[0]~reg0 ; 2 ;
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -