dp_test.fit.rpt

本程序是用VHDL语言编写的

+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Passive Serial           ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------+
; Fitter Equations ;
+------------------+
The equations can be found in E:/dp_test/dp_test.fit.eqn.


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in E:/dp_test/dp_test.pin.


+--------------------------------------------------------------------+
; Fitter Resource Usage Summary                                      ;
+---------------------------------------------+----------------------+
; Resource                                    ; Usage                ;
+---------------------------------------------+----------------------+
; Total logic elements                        ; 275 / 1,270 ( 22 % ) ;
;     -- Combinational with no register       ; 127                  ;
;     -- Register only                        ; 46                   ;
;     -- Combinational with a register        ; 102                  ;
;                                             ;                      ;
; Logic element usage by number of LUT inputs ;                      ;
;     -- 4 input functions                    ; 38                   ;
;     -- 3 input functions                    ; 47                   ;
;     -- 2 input functions                    ; 140                  ;
;     -- 1 input functions                    ; 26                   ;
;     -- 0 input functions                    ; 24                   ;
;                                             ;                      ;
; Logic elements by mode                      ;                      ;
;     -- normal mode                          ; 153                  ;
;     -- arithmetic mode                      ; 122                  ;
;     -- qfbk mode                            ; 22                   ;
;     -- register cascade mode                ; 0                    ;
;     -- synchronous clear/load mode          ; 73                   ;
;     -- asynchronous clear/load mode         ; 33                   ;
;                                             ;                      ;
; Total LABs                                  ; 29 / 127 ( 23 % )    ;
; Logic elements in carry chains              ; 128                  ;
; User inserted logic elements                ; 0                    ;
; Virtual pins                                ; 0                    ;
; I/O pins                                    ; 70 / 116 ( 60 % )    ;
;     -- Clock pins                           ; 2                    ;
; Global signals                              ; 4                    ;
; UFM blocks                                  ; 0 / 1 ( 0 % )        ;
; Global clocks                               ; 4 / 4 ( 100 % )      ;
; Maximum fan-out node                        ; clk_in               ;
; Maximum fan-out                             ; 84                   ;
; Highest non-global fan-out signal           ; A_moto_dir~29        ;
; Highest non-global fan-out                  ; 34                   ;
; Total fan-out                               ; 1056                 ;
; Average fan-out                             ; 3.06                 ;
+---------------------------------------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; LogicLock Region Resource Usage                                                                                                                                                                  ;
+------------------+--------+-------+--------+-------------+--------------+------------+-------+--------------+--------------+-------------------+------------------+-----------------+------------+
; LogicLock Region ; Origin ; Width ; Height ; Logic Cells ; LC Registers ; UFM Blocks ; Pins  ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ;
+------------------+--------+-------+--------+-------------+--------------+------------+-------+--------------+--------------+-------------------+------------------+-----------------+------------+
; dp_test          ; X1_Y1  ; 1     ; 1      ; 0 (0)       ; 0 (0)        ; 0 (0)      ; 0 (0) ; 0 (0)        ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ;
; dp_test_Region_0 ; X11_Y4 ; 6     ; 5      ; 275 (275)   ; 148 (148)    ; 0 (0)      ; 0 (0) ; 0 (0)        ; 127 (127)    ; 46 (46)           ; 102 (102)        ; 128 (128)       ; 0 (0)      ;
+------------------+--------+-------+--------+-------------+--------------+------------+-------+--------------+--------------+-------------------+------------------+-----------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                 ;
+---------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+----------------------+
; Name                ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Location assigned by ;
+---------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+----------------------+
; Addr_Bus[0]         ; 58    ; 4        ; 9            ; 3            ; 2           ; 14                    ; 0                  ; no     ; no              ; no       ; Off          ; LVTTL        ; User                 ;
; Addr_Bus[1]         ; 68    ; 4        ; 13           ; 0            ; 1           ; 19                    ; 0                  ; no     ; no              ; no       ; Off          ; LVTTL        ; User                 ;
; Addr_Bus[2]         ; 67    ; 4        ; 12           ; 0            ; 0           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; LVTTL        ; User                 ;
; Addr_Bus[3]         ; 66    ; 4        ; 12           ; 0            ; 1           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; LVTTL        ; User                 ;
; Addr_Bus[4]         ; 63    ; 4        ; 10           ; 3            ; 1           ; 2                     ; 0                  ; no     ; no              ; no       ; Off          ; LVTTL        ; User                 ;
; Addr_Bus[5]         ; 62    ; 4        ; 10           ; 3            ; 2           ; 2                     ; 0                  ; no     ; no              ; no       ; Off          ; LVTTL        ; User                 ;
; Servo_A_Lock        ; 70    ; 4        ; 15           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; LVTTL        ; User                 ;
; Servo_Phase_A       ; 30    ; 1        ; 0            ; 5            ; 6           ; 34                    ; 0                  ; yes    ; no              ; no       ; Off          ; LVTTL        ; User                 ;
; Servo_Phase_B       ; 31    ; 1        ; 0            ; 4            ; 2           ; 33                    ; 0                  ; no     ; no              ; no       ; Off          ; LVTTL        ; User                 ;
; Servo_unable        ; 72    ; 4        ; 16           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; LVTTL        ; User                 ;
; clk                 ; 144   ; 2        ; 1            ; 11           ; 2           ; 33                    ; 0                  ; yes    ; no              ; no       ; Off          ; LVTTL        ; User                 ;
; luola_in[0]         ; 76    ; 3        ; 17           ; 2            ; 3           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; LVTTL        ; User                 ;
; luola_in[1]         ; 77    ; 3        ; 17           ; 2            ; 0           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; LVTTL        ; User                 ;
; luola_in[2]         ; 78    ; 3        ; 17           ; 3            ; 2           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; LVTTL        ; User                 ;
; luola_in[3]         ; 79    ; 3        ; 17           ; 3            ; 1           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; LVTTL        ; User                 ;
; luola_in[4]         ; 73    ; 3        ; 17           ; 1            ; 2           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; LVTTL        ; User                 ;
; luola_in[5]         ; 74    ; 3        ; 17           ; 1            ; 1           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; LVTTL        ; User                 ;
; luola_in[6]         ; 75    ; 3        ; 17           ; 1            ; 0           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; LVTTL        ; User                 ;
; luola_in[7]         ; 121   ; 2        ; 10           ; 11           ; 1           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; LVTTL        ; User                 ;
; luola_in[8]         ; 120   ; 2        ; 10           ; 11           ; 0           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; LVTTL        ; User                 ;
; luola_in[9]         ; 1     ; 1        ; 0            ; 10           ; 2           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; LVTTL        ; User                 ;
; mcu_ncs             ; 69    ; 4        ; 14           ; 0            ; 2           ; 2                     ; 0                  ; no     ; no              ; no       ; Off          ; LVTTL        ; User                 ;