data_mux.v

一个验证过的CAM源码（CAM=Content Address Memory）。语言为verilog

//////////////////////////////////////////////////////////////////////////
//      Block Name      : data_mux.v
//      Author          : Jason Kassoff
//      Date            : 01/28/01
//      Last Revision   : 01/28/01 (by Jason Kassoff)
//
//      Block Description :
//          This block models the multiplexor that selects between
//          the CAM data/mask bits and the occupied register bits,
//          which are then output on the data bus
//
// Controls: dmx_sel_s1
// Inputs: dmx_ram_data_s1, dmx_no_match_data_s1
// Outputs: dmx_data_out_s1
////////////////////////////////////////////////////////////////////////////


////////////////////////////////////////////////////////////////////////////
`include "definitions.v"
////////////////////////////////////////////////////////////////////////////


////////////////////////////////////////////////////////////////////////////
module data_mux ( dmx_sel_s1, dmx_ram_data_s1, dmx_no_match_data_s1,
                  dmx_data_out_s1 );
////////////////////////////////////////////////////////////////////////////


////////////////////////////////////////////////////////////////////////////
// Port Declarations
////////////////////////////////////////////////////////////////////////////

input dmx_sel_s1;
input [2:0] dmx_ram_data_s1;
input [2:0] dmx_no_match_data_s1;
output [2:0] dmx_data_out_s1;

/////////////////////////////////////////////////////////////////////////////
// Internal Variable Declarations
/////////////////////////////////////////////////////////////////////////////

wire [2:0] dmx_data_out_s1;


// select output based on dmx_sel_s1

assign dmx_data_out_s1 = (dmx_sel_s1 == `DATA_SEL_RAM) ?
                          dmx_ram_data_s1 : dmx_no_match_data_s1;

endmodule // data_mux