zz.fit.rpt

该文档是基于QUARTUS2_6.0的Verilog试验例程

; duan[3] ; Output   ; --            ; --            ; --                    ; --  ;
; duan[4] ; Output   ; --            ; --            ; --                    ; --  ;
; duan[5] ; Output   ; --            ; --            ; --                    ; --  ;
; duan[6] ; Output   ; --            ; --            ; --                    ; --  ;
; wei[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; wei[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; wei[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; wei[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; wei[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; wei[5]  ; Output   ; --            ; --            ; --                    ; --  ;
+---------+----------+---------------+---------------+-----------------------+-----+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; clk                 ;                   ;         ;
+---------------------+-------------------+---------+


+------------------------------------------------------------------------------------------+
; Control Signals                                                                          ;
+------+--------------+---------+-------+--------+----------------------+------------------+
; Name ; Location     ; Fan-Out ; Usage ; Global ; Global Resource Used ; Global Line Name ;
+------+--------------+---------+-------+--------+----------------------+------------------+
; clk  ; PIN_16       ; 32      ; Clock ; yes    ; Global clock         ; GCLK2            ;
; sec  ; LC_X15_Y6_N4 ; 25      ; Clock ; yes    ; Global clock         ; GCLK3            ;
+------+--------------+---------+-------+--------+----------------------+------------------+


+-------------------------------------------------------------------------+
; Global & Other Fast Signals                                             ;
+------+--------------+---------+----------------------+------------------+
; Name ; Location     ; Fan-Out ; Global Resource Used ; Global Line Name ;
+------+--------------+---------+----------------------+------------------+
; clk  ; PIN_16       ; 32      ; Global clock         ; GCLK2            ;
; sec  ; LC_X15_Y6_N4 ; 25      ; Global clock         ; GCLK3            ;
+------+--------------+---------+----------------------+------------------+


+---------------------------------+
; Non-Global High Fan-Out Signals ;
+---------------+-----------------+
; Name          ; Fan-Out         ;
+---------------+-----------------+
; count[9]      ; 17              ;
; count[7]      ; 17              ;
; count[8]      ; 10              ;
; min[14]~2539  ; 9               ;
; Equal0~350    ; 9               ;
; Selector0~128 ; 7               ;
; Selector1~120 ; 7               ;
; Selector2~143 ; 7               ;
; Selector3~143 ; 7               ;
; min[14]~2537  ; 6               ;
; Add1~410      ; 6               ;
; min[10]~2535  ; 6               ;
; Add1~417      ; 5               ;
; Add1~412      ; 5               ;
; Add1~405      ; 5               ;
; Add1~402      ; 5               ;
; Add1~401      ; 5               ;
; Add0~511      ; 5               ;
; Add0~495      ; 5               ;
; Add0~493      ; 5               ;
; Add0~479      ; 5               ;
; Add0~475      ; 5               ;
; Equal1~105    ; 5               ;
; Add1~393      ; 5               ;
; Add1~390      ; 5               ;
; min[19]~2540  ; 4               ;
; Add1~420      ; 4               ;
; Add1~406      ; 4               ;
; Add1~398      ; 4               ;
; Add1~396      ; 4               ;
; Add5~128      ; 3               ;
; Add5~123      ; 3               ;
; Add5~121      ; 3               ;
; Add5~119      ; 3               ;
; Add1~418      ; 3               ;
; Add1~414      ; 3               ;
; Add1~404      ; 3               ;
; Add5~117      ; 3               ;
; Add1~394      ; 3               ;
; Add1~392      ; 3               ;
; Add1~436      ; 2               ;
; Add1~434      ; 2               ;
; Add4~134      ; 2               ;
; Add1~432      ; 2               ;
; Add1~430      ; 2               ;
; Add2~152      ; 2               ;
; Add1~429      ; 2               ;
; Add1~428      ; 2               ;
; Add1~426      ; 2               ;
; Add1~424      ; 2               ;
+---------------+-----------------+


+----------------------------------------------------+
; Interconnect Usage Summary                         ;
+----------------------------+-----------------------+
; Interconnect Resource Type ; Usage                 ;
+----------------------------+-----------------------+
; C4s                        ; 108 / 8,840 ( 1 % )   ;
; Direct links               ; 64 / 11,506 ( < 1 % ) ;
; Global clocks              ; 2 / 8 ( 25 % )        ;
; LAB clocks                 ; 13 / 156 ( 8 % )      ;
; LUT chains                 ; 10 / 2,619 ( < 1 % )  ;
; Local interconnects        ; 212 / 11,506 ( 2 % )  ;
; M4K buffers                ; 0 / 468 ( 0 % )       ;
; R4s                        ; 82 / 7,520 ( 1 % )    ;
+----------------------------+-----------------------+


+---------------------------------------------------------------------------+
; LAB Logic Elements                                                        ;
+--------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 6.69) ; Number of LABs  (Total = 26) ;
+--------------------------------------------+------------------------------+
; 1                                          ; 7                            ;
; 2                                          ; 1                            ;
; 3                                          ; 1                            ;
; 4                                          ; 0                            ;
; 5                                          ; 1                            ;
; 6                                          ; 0                            ;
; 7                                          ; 1                            ;
; 8                                          ; 0                            ;
; 9                                          ; 0                            ;
; 10                                         ; 15                           ;
+--------------------------------------------+------------------------------+