⭐ 欢迎来到虫虫下载站! | 📦 资源下载 📁 资源专辑 ℹ️ 关于我们
⭐ 虫虫下载站

📄 item_new2.fit.rpt

📁 项目的研究内容是对硅微谐振式加速度计的数据采集电路开展研究工作。硅微谐振式加速度计敏感结构输出的是两路差分的频率信号
💻 RPT
📖 第 1 页 / 共 5 页
字号:
; 66       ; 52         ; 2        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 67       ; 53         ; 2        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 68       ; 54         ; 2        ; data[7]        ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 69       ; 55         ; 2        ; data[6]        ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 70       ; 56         ; 2        ; data[5]        ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 71       ; 57         ; 2        ; data[4]        ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 72       ; 58         ; 2        ; data[3]        ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 73       ; 59         ; 2        ; data[2]        ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 74       ; 60         ; 2        ; data[1]        ; output ; LVTTL        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 75       ; 61         ; 2        ; data[0]        ; output ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 76       ; 62         ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 77       ; 63         ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 78       ; 64         ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 79       ;            ;          ; GNDIO          ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 80       ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 81       ; 65         ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 82       ; 66         ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 83       ; 67         ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 84       ; 68         ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 85       ; 69         ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 86       ; 70         ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 87       ; 71         ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 88       ; 72         ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 89       ; 73         ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 90       ; 74         ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 91       ; 75         ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 92       ; 76         ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 93       ;            ;          ; GNDIO          ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 94       ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 95       ; 77         ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 96       ; 78         ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 97       ; 79         ; 2        ; ain            ; input  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 98       ; 80         ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 99       ; 81         ; 2        ; bin            ; input  ; LVTTL        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 100      ; 82         ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+----------+--------------+


+-------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                    ;
+----------------------------+-------+------------------------+
; I/O Standard               ; Load  ; Termination Resistance ;
+----------------------------+-------+------------------------+
; LVTTL                      ; 10 pF ; Not Available          ;
; LVCMOS                     ; 10 pF ; Not Available          ;
; 2.5 V                      ; 10 pF ; Not Available          ;
; 1.8 V                      ; 10 pF ; Not Available          ;
; 1.5 V                      ; 10 pF ; Not Available          ;
; 3.3V Schmitt Trigger Input ; 10 pF ; Not Available          ;
; 2.5V Schmitt Trigger Input ; 10 pF ; Not Available          ;
+----------------------------+-------+------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                      ;
+----------------------------+-------------+--------------+------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+--------------------------+
; Compilation Hierarchy Node ; Logic Cells ; LC Registers ; UFM Blocks ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name      ;
+----------------------------+-------------+--------------+------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+--------------------------+
; |item_new2                 ; 158 (38)    ; 130          ; 0          ; 15   ; 0            ; 28 (28)      ; 24 (0)            ; 106 (10)         ; 66 (8)          ; 34 (34)    ; |item_new2               ;
;    |itemnew3_2:u1|         ; 60 (60)     ; 60           ; 0          ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 46 (46)          ; 29 (29)         ; 0 (0)      ; |item_new2|itemnew3_2:u1 ;
;    |itemnew3_2:u2|         ; 60 (60)     ; 60           ; 0          ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 50 (50)          ; 29 (29)         ; 0 (0)      ; |item_new2|itemnew3_2:u2 ;
+----------------------------+-------------+--------------+------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+--------------------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------+
; Delay Chain Summary                 ;
+----------+----------+---------------+
; Name     ; Pin Type ; Pad to Core 0 ;
+----------+----------+---------------+
; sel[0]   ; Input    ; 0             ;
; sel[2]   ; Input    ; 0             ;
; sel[1]   ; Input    ; 0             ;
; ain      ; Input    ; 0             ;
; bin      ; Input    ; 0             ;
; clkin    ; Input    ; 0             ;
; data[0]  ; Output   ; --            ;
; data[1]  ; Output   ; --            ;
; data[2]  ; Output   ; --            ;
; data[3]  ; Output   ; --            ;
; data[4]  ; Output   ; --            ;
; data[5]  ; Output   ; --            ;
; data[6]  ; Output   ; --            ;
; data[7]  ; Output   ; --            ;
; intermit ; Output   ; --            ;
+----------+----------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                          ;
+----------------------------+-------------+---------+----------------------------------+--------+----------------------+------------------+
; Name                       ; Location    ; Fan-Out ; Usage                            ; Global ; Global Resource Used ; Global Line Name ;
+----------------------------+-------------+---------+----------------------------------+--------+----------------------+------------------+
; ain                        ; PIN_97      ; 39      ; Clock                            ; yes    ; Global clock         ; GCLK1            ;
; bin                        ; PIN_99      ; 39      ; Clock                            ; yes    ; Global clock         ; GCLK2            ;
; clkin                      ; PIN_12      ; 50      ; Clock                            ; yes    ; Global clock         ; GCLK0            ;
; itemnew3_2:u1|\p_b:lastone ; LC_X6_Y3_N6 ; 31      ; Clock enable                     ; no     ; --                   ; --               ;
; itemnew3_2:u1|once         ; LC_X2_Y3_N4 ; 31      ; Async. clear, Async. load, Clock ; yes    ; Global clock         ; GCLK3            ;
; itemnew3_2:u2|\p_b:lastone ; LC_X6_Y4_N0 ; 31      ; Clock enable                     ; no     ; --                   ; --               ;
; itemnew3_2:u2|once         ; LC_X7_Y2_N9 ; 31      ; Async. clear, Async. load, Clock ; no     ; --                   ; --               ;
; process0~0                 ; LC_X6_Y2_N5 ; 9       ; Async. clear                     ; no     ; --                   ; --               ;
; rtl~7                      ; LC_X5_Y1_N8 ; 2       ; Async. clear                     ; no     ; --                   ; --               ;
; rtl~8                      ; LC_X4_Y4_N5 ; 1       ; Async. clear                     ; no     ; --                   ; --               ;
; rtl~9                      ; LC_X5_Y4_N8 ; 1       ; Async. clear                     ; no     ; --                   ; --               ;
+----------------------------+-------------+---------+----------------------------------+--------+----------------------+------------------+


+--------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                          ;
+--------------------+-------------+---------+----------------------+------------------+
; Name               ; Location    ; Fan-Out ; Global Resource Used ; Global Line Name ;
+--------------------+-------------+---------+----------------------+------------------+
; ain                ; PIN_97      ; 39      ; Global clock         ; GCLK1            ;
; bin                ; PIN_99      ; 39      ; Global clock         ; GCLK2            ;
; clkin              ; PIN_12      ; 50      ; Global clock         ; GCLK0            ;
; itemnew3_2:u1|once ; LC_X2_Y3_N4 ; 31      ; Global clock         ; GCLK3            ;
+--------------------+-------------+---------+----------------------+------------------+


+-------------------------------------------+
; Non-Global High Fan-Out Signals           ;
+---------------------------------+---------+
; Name                            ; Fan-Out ;
+---------------------------------+---------+
; itemnew3_2:u2|once              ; 31      ;
; itemnew3_2:u2|\p_b:lastone      ; 31      ;
; itemnew3_2:u1|\p_b:lastone      ; 31      ;
; ~GND                            ; 14      ;
; rtl~431                         ; 11      ;
; sel[2]                          ; 9       ;
; sel[0]                          ; 9       ;
; process0~0                      ; 9       ;
; data~553                        ; 9       ;
; sel[1]                          ; 6       ;
; data~556                        ; 6       ;
; data~555                        ; 6       ;
; data~554                        ; 6       ;
; itemnew3_2:u1|num_clk_s[14]~220 ; 5       ;
; itemnew3_2:u2|num_clk_s[9]~212  ; 5       ;
; itemnew3_2:u1|num_clk_s[4]~196  ; 5       ;
; itemnew3_2:u2|num_clk_s[14]~180 ; 5       ;
; itemnew3_2:u2|num_clk_s[4]~160  ; 5       ;
; itemnew3_2:u1|num_clk_s[9]~164  ; 5       ;
; delay[4]~73                     ; 3       ;
; itemnew3_2:u1|num_clk_s[15]     ; 3       ;
; itemnew3_2:u2|num_clk_s[2]      ; 3       ;

⌨️ 快捷键说明

复制代码 Ctrl + C
搜索代码 Ctrl + F
全屏模式 F11
切换主题 Ctrl + Shift + D
显示快捷键 ?
增大字号 Ctrl + =
减小字号 Ctrl + -