key_matix44.fit.rpt

FPGA EP1C6Q240C8 4*4键盘模块 4*4矩阵键盘

; Weak Pull-Up Resistor                                              ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                          ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                 ; Off                            ; Off                            ;
; Auto Packed Registers                                              ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                  ; On                             ; On                             ;
; Auto Merge PLLs                                                    ; On                             ; On                             ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                       ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                          ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                             ; Off                            ; Off                            ;
; Fitter Effort                                                      ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                    ; Normal                         ; Normal                         ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                           ; Auto                           ;
; Auto Register Duplication                                          ; Auto                           ; Auto                           ;
; Auto Global Clock                                                  ; On                             ; On                             ;
; Auto Global Register Control Signals                               ; On                             ; On                             ;
; Stop After Congestion Map Generation                               ; Off                            ; Off                            ;
; Save Intermediate Fitting Results                                  ; Off                            ; Off                            ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Fitter Partition Preservation Settings                                                                 ;
+------+-------------------+---------+------------------------------+------------------------+-----------+
; Name ; # Preserved Nodes ; # Nodes ; Preservation Level Requested ; Netlist Type Used      ; Hierarchy ;
+------+-------------------+---------+------------------------------+------------------------+-----------+
; Top  ; 0                 ; 74      ; Placement and Routing        ; Post-Synthesis Netlist ;           ;
+------+-------------------+---------+------------------------------+------------------------+-----------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/My_eda/key_matix44/key_matix44.pin.


+----------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                              ;
+---------------------------------------------+------------------------------+
; Resource                                    ; Usage                        ;
+---------------------------------------------+------------------------------+
; Total logic elements                        ; 55 / 5,980 ( < 1 % )         ;
;     -- Combinational with no register       ; 29                           ;
;     -- Register only                        ; 6                            ;
;     -- Combinational with a register        ; 20                           ;
;                                             ;                              ;
; Logic element usage by number of LUT inputs ;                              ;
;     -- 4 input functions                    ; 16                           ;
;     -- 3 input functions                    ; 5                            ;
;     -- 2 input functions                    ; 27                           ;
;     -- 1 input functions                    ; 5                            ;
;     -- 0 input functions                    ; 2                            ;
;                                             ;                              ;
; Logic elements by mode                      ;                              ;
;     -- normal mode                          ; 37                           ;
;     -- arithmetic mode                      ; 18                           ;
;     -- qfbk mode                            ; 7                            ;
;     -- register cascade mode                ; 0                            ;
;     -- synchronous clear/load mode          ; 9                            ;
;     -- asynchronous clear/load mode         ; 0                            ;
;                                             ;                              ;
; Total registers                             ; 26 / 6,523 ( < 1 % )         ;
; Total LABs                                  ; 9 / 598 ( 2 % )              ;
; Logic elements in carry chains              ; 19                           ;
; User inserted logic elements                ; 0                            ;
; Virtual pins                                ; 0                            ;
; I/O pins                                    ; 11 / 185 ( 6 % )             ;
;     -- Clock pins                           ; 1 / 2 ( 50 % )               ;
; Global signals                              ; 3                            ;
; M4Ks                                        ; 0 / 20 ( 0 % )               ;
; Total memory bits                           ; 0 / 92,160 ( 0 % )           ;
; Total RAM block bits                        ; 0 / 92,160 ( 0 % )           ;
; PLLs                                        ; 0 / 2 ( 0 % )                ;
; Global clocks                               ; 3 / 8 ( 38 % )               ;
; JTAGs                                       ; 0 / 1 ( 0 % )                ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 0%                 ;
; Peak interconnect usage (total/H/V)         ; 1% / 1% / 1%                 ;
; Maximum fan-out node                        ; clk                          ;
; Maximum fan-out                             ; 22                           ;
; Highest non-global fan-out signal           ; keysan:inst|present_state[0] ;
; Highest non-global fan-out                  ; 7                            ;
; Total fan-out                               ; 180                          ;
; Average fan-out                             ; 2.65                         ;
+---------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                      ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; clk       ; 29    ; 1        ; 0            ; 11           ; 0           ; 22                    ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; key_in[0] ; 223   ; 2        ; 10           ; 21           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; key_in[1] ; 17    ; 1        ; 0            ; 15           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; key_in[2] ; 4     ; 1        ; 0            ; 19           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; key_in[3] ; 74    ; 4        ; 8            ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                     ;