key_matix44.tan.rpt

FPGA EP1C6Q240C8 4*4键盘模块 4*4矩阵键盘

; Cut off read during write signal paths                              ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                      ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                    ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                               ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                             ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                    ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                       ; Off                ;      ;    ;             ;
; Number of source nodes to report per destination node               ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                               ; 10                 ;      ;    ;             ;
; Number of paths to report                                           ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                        ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                              ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                          ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                        ; Off                ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis      ; Off                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation ; Off                ;      ;    ;             ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
; key_in[1]       ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
; key_in[3]       ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
; key_in[2]       ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
; key_in[0]       ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk'                                                                                                                                                                                                                                                 ;
+-----------------------------------------+-----------------------------------------------------+------------------------------+-------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                         ; To                      ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+------------------------------+-------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 125.90 MHz ( period = 7.943 ns )                    ; keysan:inst|present_state[1] ; keydecoder_deb:inst2|q5 ; clk        ; clk      ; None                        ; None                      ; 1.959 ns                ;
; N/A                                     ; 128.35 MHz ( period = 7.791 ns )                    ; keysan:inst|present_state[0] ; keydecoder_deb:inst2|q5 ; clk        ; clk      ; None                        ; None                      ; 1.807 ns                ;
; N/A                                     ; 130.89 MHz ( period = 7.640 ns )                    ; keysan:inst|present_state[3] ; keydecoder_deb:inst2|q5 ; clk        ; clk      ; None                        ; None                      ; 1.656 ns                ;
; N/A                                     ; 134.21 MHz ( period = 7.451 ns )                    ; keysan:inst|present_state[2] ; keydecoder_deb:inst2|q5 ; clk        ; clk      ; None                        ; None                      ; 1.467 ns                ;
; N/A                                     ; 178.19 MHz ( period = 5.612 ns )                    ; clk_gen:inst1|cnt[14]        ; clk_gen:inst1|cnt[16]   ; clk        ; clk      ; None                        ; None                      ; 5.351 ns                ;
; N/A                                     ; 181.06 MHz ( period = 5.523 ns )                    ; clk_gen:inst1|cnt[14]        ; clk_gen:inst1|cnt[17]   ; clk        ; clk      ; None                        ; None                      ; 5.262 ns                ;
; N/A                                     ; 181.06 MHz ( period = 5.523 ns )                    ; clk_gen:inst1|cnt[14]        ; clk_gen:inst1|cnt[15]   ; clk        ; clk      ; None                        ; None                      ; 5.262 ns                ;
; N/A                                     ; 188.29 MHz ( period = 5.311 ns )                    ; clk_gen:inst1|cnt[2]         ; clk_gen:inst1|cnt[16]   ; clk        ; clk      ; None                        ; None                      ; 5.050 ns                ;
; N/A                                     ; 190.91 MHz ( period = 5.238 ns )                    ; clk_gen:inst1|cnt[0]         ; clk_gen:inst1|cnt[16]   ; clk        ; clk      ; None                        ; None                      ; 4.977 ns                ;
; N/A                                     ; 191.50 MHz ( period = 5.222 ns )                    ; clk_gen:inst1|cnt[2]         ; clk_gen:inst1|cnt[17]   ; clk        ; clk      ; None                        ; None                      ; 4.961 ns                ;
; N/A                                     ; 191.50 MHz ( period = 5.222 ns )                    ; clk_gen:inst1|cnt[2]         ; clk_gen:inst1|cnt[15]   ; clk        ; clk      ; None                        ; None                      ; 4.961 ns                ;
; N/A                                     ; 194.21 MHz ( period = 5.149 ns )                    ; clk_gen:inst1|cnt[0]         ; clk_gen:inst1|cnt[17]   ; clk        ; clk      ; None                        ; None                      ; 4.888 ns                ;
; N/A                                     ; 194.21 MHz ( period = 5.149 ns )                    ; clk_gen:inst1|cnt[0]         ; clk_gen:inst1|cnt[15]   ; clk        ; clk      ; None                        ; None                      ; 4.888 ns                ;
; N/A                                     ; 194.55 MHz ( period = 5.140 ns )                    ; clk_gen:inst1|cnt[1]         ; clk_gen:inst1|cnt[8]    ; clk        ; clk      ; None                        ; None                      ; 4.879 ns                ;
; N/A                                     ; 197.78 MHz ( period = 5.056 ns )                    ; clk_gen:inst1|cnt[14]        ; clk_gen:inst1|cnt[18]   ; clk        ; clk      ; None                        ; None                      ; 4.795 ns                ;
; N/A                                     ; 197.82 MHz ( period = 5.055 ns )                    ; clk_gen:inst1|cnt[14]        ; clk_gen:inst1|cnt[5]    ; clk        ; clk      ; None                        ; None                      ; 4.794 ns                ;
; N/A                                     ; 197.90 MHz ( period = 5.053 ns )                    ; clk_gen:inst1|cnt[14]        ; clk_gen:inst1|cnt[13]   ; clk        ; clk      ; None                        ; None                      ; 4.792 ns                ;
; N/A                                     ; 198.02 MHz ( period = 5.050 ns )                    ; clk_gen:inst1|cnt[8]         ; clk_gen:inst1|cnt[16]   ; clk        ; clk      ; None                        ; None                      ; 4.789 ns                ;
; N/A                                     ; 198.65 MHz ( period = 5.034 ns )                    ; clk_gen:inst1|cnt[2]         ; clk_gen:inst1|cnt[8]    ; clk        ; clk      ; None                        ; None                      ; 4.773 ns                ;
; N/A                                     ; 200.80 MHz ( period = 4.980 ns )                    ; clk_gen:inst1|cnt[1]         ; clk_gen:inst1|cnt[14]   ; clk        ; clk      ; None                        ; None                      ; 4.719 ns                ;
; N/A                                     ; 201.57 MHz ( period = 4.961 ns )                    ; clk_gen:inst1|cnt[8]         ; clk_gen:inst1|cnt[17]   ; clk        ; clk      ; None                        ; None                      ; 4.700 ns                ;
; N/A                                     ; 201.57 MHz ( period = 4.961 ns )                    ; clk_gen:inst1|cnt[8]         ; clk_gen:inst1|cnt[15]   ; clk        ; clk      ; None                        ; None                      ; 4.700 ns                ;
; N/A                                     ; 205.17 MHz ( period = 4.874 ns )                    ; clk_gen:inst1|cnt[2]         ; clk_gen:inst1|cnt[14]   ; clk        ; clk      ; None                        ; None                      ; 4.613 ns                ;
; N/A                                     ; 205.63 MHz ( period = 4.863 ns )                    ; clk_gen:inst1|cnt[1]         ; clk_gen:inst1|cnt[16]   ; clk        ; clk      ; None                        ; None                      ; 4.602 ns                ;
; N/A                                     ; 208.03 MHz ( period = 4.807 ns )                    ; clk_gen:inst1|cnt[4]         ; clk_gen:inst1|cnt[8]    ; clk        ; clk      ; None                        ; None                      ; 4.546 ns                ;