📄 tlc5615.fit.rpt
字号:
+--------------------------+----------------+
; 0 ; 604 ;
; 1 ; 2 ;
; 2 ; 1 ;
; 3 ; 0 ;
; 4 ; 0 ;
; 5 ; 0 ;
; 6 ; 0 ;
; 7 ; 4 ;
; 8 ; 13 ;
+--------------------------+----------------+
+----------------------------------------------+
; Local Routing Interconnect ;
+-----------------------------+----------------+
; Local Routing Interconnects ; Number of LABs ;
+-----------------------------+----------------+
; 0 ; 607 ;
; 1 ; 0 ;
; 2 ; 2 ;
; 3 ; 1 ;
; 4 ; 3 ;
; 5 ; 4 ;
; 6 ; 2 ;
; 7 ; 2 ;
; 8 ; 3 ;
+-----------------------------+----------------+
+---------------------------------------------+
; LAB External Interconnect ;
+----------------------------+----------------+
; LAB External Interconnects ; Number of LABs ;
+----------------------------+----------------+
; 0 ; 604 ;
; 1 ; 0 ;
; 2 ; 1 ;
; 3 ; 1 ;
; 4 ; 2 ;
; 5 ; 2 ;
; 6 ; 2 ;
; 7 ; 2 ;
; 8 ; 6 ;
; 9 ; 3 ;
; 10 ; 0 ;
; 11 ; 0 ;
; 12 ; 0 ;
; 13 ; 1 ;
+----------------------------+----------------+
+-----------------------------------------------------------------------------------------+
; Row Interconnect ;
+-------+--------------------+-----------------------------+------------------------------+
; Row ; Interconnect Used ; Left Half Interconnect Used ; Right Half Interconnect Used ;
+-------+--------------------+-----------------------------+------------------------------+
; A ; 0 / 208 ( 0 % ) ; 0 / 104 ( 0 % ) ; 0 / 104 ( 0 % ) ;
; B ; 0 / 208 ( 0 % ) ; 0 / 104 ( 0 % ) ; 0 / 104 ( 0 % ) ;
; C ; 0 / 208 ( 0 % ) ; 0 / 104 ( 0 % ) ; 0 / 104 ( 0 % ) ;
; D ; 0 / 208 ( 0 % ) ; 0 / 104 ( 0 % ) ; 0 / 104 ( 0 % ) ;
; E ; 12 / 208 ( 5 % ) ; 0 / 104 ( 0 % ) ; 0 / 104 ( 0 % ) ;
; F ; 0 / 208 ( 0 % ) ; 0 / 104 ( 0 % ) ; 0 / 104 ( 0 % ) ;
; G ; 0 / 208 ( 0 % ) ; 0 / 104 ( 0 % ) ; 0 / 104 ( 0 % ) ;
; H ; 0 / 208 ( 0 % ) ; 0 / 104 ( 0 % ) ; 0 / 104 ( 0 % ) ;
; I ; 56 / 208 ( 26 % ) ; 2 / 104 ( 1 % ) ; 3 / 104 ( 2 % ) ;
; J ; 0 / 208 ( 0 % ) ; 0 / 104 ( 0 % ) ; 0 / 104 ( 0 % ) ;
; K ; 0 / 208 ( 0 % ) ; 0 / 104 ( 0 % ) ; 0 / 104 ( 0 % ) ;
; L ; 0 / 208 ( 0 % ) ; 0 / 104 ( 0 % ) ; 0 / 104 ( 0 % ) ;
; Total ; 68 / 2496 ( 2 % ) ; 2 / 1248 ( < 1 % ) ; 3 / 1248 ( < 1 % ) ;
+-------+--------------------+-----------------------------+------------------------------+
+-----------------------------+
; LAB Column Interconnect ;
+-------+---------------------+
; Col. ; Interconnect Used ;
+-------+---------------------+
; 1 ; 0 / 24 ( 0 % ) ;
; 2 ; 0 / 24 ( 0 % ) ;
; 3 ; 0 / 24 ( 0 % ) ;
; 4 ; 0 / 24 ( 0 % ) ;
; 5 ; 0 / 24 ( 0 % ) ;
; 6 ; 0 / 24 ( 0 % ) ;
; 7 ; 0 / 24 ( 0 % ) ;
; 8 ; 0 / 24 ( 0 % ) ;
; 9 ; 0 / 24 ( 0 % ) ;
; 10 ; 0 / 24 ( 0 % ) ;
; 11 ; 0 / 24 ( 0 % ) ;
; 12 ; 0 / 24 ( 0 % ) ;
; 13 ; 0 / 24 ( 0 % ) ;
; 14 ; 0 / 24 ( 0 % ) ;
; 15 ; 0 / 24 ( 0 % ) ;
; 16 ; 0 / 24 ( 0 % ) ;
; 17 ; 0 / 24 ( 0 % ) ;
; 18 ; 0 / 24 ( 0 % ) ;
; 19 ; 0 / 24 ( 0 % ) ;
; 20 ; 0 / 24 ( 0 % ) ;
; 21 ; 0 / 24 ( 0 % ) ;
; 22 ; 0 / 24 ( 0 % ) ;
; 23 ; 0 / 24 ( 0 % ) ;
; 24 ; 0 / 24 ( 0 % ) ;
; 25 ; 0 / 24 ( 0 % ) ;
; 26 ; 1 / 24 ( 4 % ) ;
; 27 ; 0 / 24 ( 0 % ) ;
; 28 ; 0 / 24 ( 0 % ) ;
; 29 ; 0 / 24 ( 0 % ) ;
; 30 ; 0 / 24 ( 0 % ) ;
; 31 ; 0 / 24 ( 0 % ) ;
; 32 ; 0 / 24 ( 0 % ) ;
; 33 ; 0 / 24 ( 0 % ) ;
; 34 ; 0 / 24 ( 0 % ) ;
; 35 ; 0 / 24 ( 0 % ) ;
; 36 ; 0 / 24 ( 0 % ) ;
; 37 ; 0 / 24 ( 0 % ) ;
; 38 ; 0 / 24 ( 0 % ) ;
; 39 ; 0 / 24 ( 0 % ) ;
; 40 ; 0 / 24 ( 0 % ) ;
; 41 ; 0 / 24 ( 0 % ) ;
; 42 ; 0 / 24 ( 0 % ) ;
; 43 ; 1 / 24 ( 4 % ) ;
; 44 ; 0 / 24 ( 0 % ) ;
; 45 ; 0 / 24 ( 0 % ) ;
; 46 ; 0 / 24 ( 0 % ) ;
; 47 ; 0 / 24 ( 0 % ) ;
; 48 ; 1 / 24 ( 4 % ) ;
; 49 ; 0 / 24 ( 0 % ) ;
; 50 ; 0 / 24 ( 0 % ) ;
; 51 ; 0 / 24 ( 0 % ) ;
; 52 ; 1 / 24 ( 4 % ) ;
; Total ; 4 / 1248 ( < 1 % ) ;
+-------+---------------------+
+---------------------------+
; LAB Column Interconnect ;
+-------+-------------------+
; Col. ; Interconnect Used ;
+-------+-------------------+
; 1 ; 0 / 48 ( 0 % ) ;
; Total ; 0 / 48 ( 0 % ) ;
+-------+-------------------+
+-----------------------------------------------------+
; Fitter Resource Usage Summary ;
+--------------------------------+--------------------+
; Resource ; Usage ;
+--------------------------------+--------------------+
; Registers ; 66 / 4,992 ( 1 % ) ;
; Total LABs ; 0 / 624 ( 0 % ) ;
; Logic elements in carry chains ; 23 ;
; User inserted logic elements ; 0 ;
; I/O pins ; 5 / 147 ( 3 % ) ;
; -- Clock pins ; 1 ;
; -- Dedicated input pins ; 0 / 4 ( 0 % ) ;
; Global signals ; 1 ;
; EABs ; 0 / 12 ( 0 % ) ;
; Total memory bits ; 0 / 49,152 ( 0 % ) ;
; Total RAM block bits ; 0 / 49,152 ( 0 % ) ;
; Maximum fan-out node ; clk ;
; Maximum fan-out ; 66 ;
; Total fan-out ; 532 ;
; Average fan-out ; 3.77 ;
+--------------------------------+--------------------+
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity ;
+-------------------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+------------------------------------------------------------------------------------+
; Compilation Hierarchy Node ; Logic Cells ; LC Registers ; Memory Bits ; Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Full Hierarchy Name ;
+-------------------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+------------------------------------------------------------------------------------+
; |Tlc5615 ; 136 (5) ; 66 ; 0 ; 5 ; 70 (5) ; 22 (0) ; 44 (0) ; 23 (0) ; |Tlc5615 ;
; |ctrl:HH| ; 45 (29) ; 26 ; 0 ; 0 ; 19 (9) ; 12 (12) ; 14 (8) ; 14 (0) ; |Tlc5615|ctrl:HH ;
; |lpm_add_sub:add_rtl_1| ; 8 (0) ; 0 ; 0 ; 0 ; 8 (0) ; 0 (0) ; 0 (0) ; 8 (0) ; |Tlc5615|ctrl:HH|lpm_add_sub:add_rtl_1 ;
; |addcore:adder| ; 8 (1) ; 0 ; 0 ; 0 ; 8 (1) ; 0 (0) ; 0 (0) ; 8 (1) ; |Tlc5615|ctrl:HH|lpm_add_sub:add_rtl_1|addcore:adder ;
; |a_csnbuffer:result_node| ; 7 (7) ; 0 ; 0 ; 0 ; 7 (7) ; 0 (0) ; 0 (0) ; 7 (7) ; |Tlc5615|ctrl:HH|lpm_add_sub:add_rtl_1|addcore:adder|a_csnbuffer:result_node ;
; |lpm_counter:mem_addr_rtl_0| ; 8 (0) ; 6 ; 0 ; 0 ; 2 (0) ; 0 (0) ; 6 (0) ; 6 (0) ; |Tlc5615|ctrl:HH|lpm_counter:mem_addr_rtl_0 ;
; |alt_counter_f10ke:wysi_counter| ; 8 (8) ; 6 ; 0 ; 0 ; 2 (2) ; 0 (0) ; 6 (6) ; 6 (6) ; |Tlc5615|ctrl:HH|lpm_counter:mem_addr_rtl_0|alt_counter_f10ke:wysi_counter ;
; |sin_rom:HJ| ; 28 (28) ; 10 ; 0 ; 0 ; 18 (18) ; 1 (1) ; 9 (9) ; 0 (0) ; |Tlc5615|sin_rom:HJ ;
; |tlc5615_1:TLC| ; 58 (50) ; 30 ; 0 ; 0 ; 28 (20) ; 9 (9) ; 21 (21) ; 9 (1) ; |Tlc5615|tlc5615_1:TLC ;
; |lpm_add_sub:add_rtl_2| ; 8 (0) ; 0 ; 0 ; 0 ; 8 (0) ; 0 (0) ; 0 (0) ; 8 (0) ; |Tlc5615|tlc5615_1:TLC|lpm_add_sub:add_rtl_2 ;
; |addcore:adder| ; 8 (1) ; 0 ; 0 ; 0 ; 8 (1) ; 0 (0) ; 0 (0) ; 8 (1) ; |Tlc5615|tlc5615_1:TLC|lpm_add_sub:add_rtl_2|addcore:adder ;
; |a_csnbuffer:result_node| ; 7 (7) ; 0 ; 0 ; 0 ; 7 (7) ; 0 (0) ; 0 (0) ; 7 (7) ; |Tlc5615|tlc5615_1:TLC|lpm_add_sub:add_rtl_2|addcore:adder|a_csnbuffer:result_node ;
+-------------------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+------------------------------------------------------------------------------------+
+-------------------------------+
; Delay Chain Summary ;
+------+----------+-------------+
; Name ; Pin Type ; Pad to Core ;
+------+----------+-------------+
; clk ; Input ; OFF ;
; rst ; Input ; ON ;
; SIN ; Output ; OFF ;
; SCL ; Output ; OFF ;
; SNCS ; Output ; OFF ;
+------+----------+-------------+
+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in F:/altera/Dac/tlc5615/Tlc5615.pin.
+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
Info: Version 4.2 Build 157 12/07/2004 SJ Full Version
Info: Processing started: Wed Jul 19 16:15:17 2006
Info: Command: quartus_fit --import_settings_files=off --export_settings_files=off Tlc5615 -c Tlc5615
Info: Selected device EP1K100QC208-3 for design "Tlc5615"
Info: Timing requirements not specified -- optimizing circuit to achieve the following default global requirements
Info: Assuming a global fmax requirement of 1000 MHz
Info: Not setting a global tsu requirement
Info: Not setting a global tco requirement
Info: Not setting a global tpd requirement
Info: Inserted 0 logic cells in first fitting attempt
Info: Started fitting attempt 1 on Wed Jul 19 2006 at 16:15:18
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time = 0 seconds
Info: Fitter placement operations beginning
Info: Fitter placement operations ending: elapsed time = 1 seconds
Info: Fitter routing operations beginning
Info: Fitter routing operations ending: elapsed time = 1 seconds
Info: Quartus II Fitter was successful. 0 errors, 0 warnings
Info: Processing ended: Wed Jul 19 16:15:33 2006
Info: Elapsed time: 00:00:17
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -