ch1_1_1.vhd

《VHDL与数字电路设计》配套光盘,可以实际调用

-- ********************************************
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_ARITH.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;

--*********************************************
ENTITY Ch1_1_1 is
	PORT(
			Pin48	: IN	Std_Logic;
			Pin7	: OUT	Std_Logic
		);
END Ch1_1_1;

--*********************************************
ARCHITECTURE a OF Ch1_1_1 IS
BEGIN
	Pin7 <= Pin48;
END a;