ch4_2_1.vhd

来自「《VHDL与数字电路设计》配套光盘,可以实际调用」· VHDL 代码 · 共 23 行

--********************************
LIBRARY  IEEE ;                      
USE  IEEE.STD_LOGIC_1164.ALL ;     
USE  IEEE.STD_LOGIC_ARITH.ALL ;
USE  IEEE.STD_LOGIC_UNSIGNED.ALL ;
----**********************************
ENTITY ch4_2_1 IS
  PORT (A, B, C, D  : IN STD_LOGIC_VECTOR( 3 DOWNTO 0) ;
        S : IN STD_LOGIC_VECTOR( 1 DOWNTO 0) ;                
        Z : OUT STD_LOGIC_VECTOR( 3 DOWNTO 0 ) ) ;             
END ch4_2_1 ;
--*********************************
----**********************************
ARCHITECTURE  CONC_BEHAVE OF ch4_2_1 IS
BEGIN
     Z<= A WHEN S="00"  ELSE
         B WHEN S="01" ELSE
         C WHEN S="10" ELSE
         D WHEN S="11" ELSE
         "0000" ; 
END CONC_BEHAVE ;