test_flagpro.v

组成原理大作业--基于MIPS的运算器设计

module test_flagpro;
reg sign,overflowalu,overflowmult,op,op2,aluop,multresH,aluresH,divresH,dif,aluzero,multzero,divzero;
wire overflow,zero,pn;
flagpro flag1(sign,overflowalu,overflowmult,op,op2,aluop,multresH,aluresH,divresH,dif,overflow,aluzero,multzero,divzero,zero,pn);
initial
begin
    $monitor("test of signcontrol",$time,,,
    "sign=%b,overflowalu=%b,overflowmult=%b,op=%b,op2=%b,aluop=%b,multresH=%b,aluresH=%b,divresH=%b,dif=%b,aluzero=%b,multzero=%b,divzero=%b,overflow=%b,zero=%b,pn=%b",sign,overflowalu,overflowmult,op,op2,aluop,multresH,aluresH,divresH,dif,aluzero,multzero,divzero,overflow,zero,pn);
   #50  sign=0;overflowalu=1;overflowmult=1;op=1;op2=1;aluop=1;multresH=1;aluresH=1;divresH=1;dif=0;aluzero=0;multzero=1;divzero=1;
   #50  sign=0;overflowalu=0;overflowmult=0;op=1;op2=1;aluop=1;multresH=1;aluresH=0;divresH=0;dif=1;aluzero=1;multzero=1;divzero=1;
   #50  sign=0;overflowalu=1;overflowmult=1;op=1;op2=0;aluop=1;multresH=1;aluresH=1;divresH=1;dif=1;aluzero=1;multzero=1;divzero=0;
   #50  sign=0;overflowalu=1;overflowmult=0;op=1;op2=1;aluop=1;multresH=0;aluresH=1;divresH=1;dif=0;aluzero=0;multzero=1;divzero=1;
   #50  sign=1;overflowalu=0;overflowmult=1;op=1;op2=1;aluop=1;multresH=1;aluresH=0;divresH=0;dif=1;aluzero=1;multzero=1;divzero=1;
   #50  sign=1;overflowalu=1;overflowmult=1;op=1;op2=1;aluop=1;multresH=1;aluresH=1;divresH=1;dif=1;aluzero=1;multzero=0;divzero=0;
   #50  sign=1;overflowalu=0;overflowmult=1;op=1;op2=1;aluop=1;multresH=0;aluresH=1;divresH=0;dif=0;aluzero=1;multzero=1;divzero=1;
   #50  sign=1;overflowalu=1;overflowmult=1;op=1;op2=0;aluop=1;multresH=1;aluresH=0;divresH=1;dif=1;aluzero=1;multzero=1;divzero=1;
   #50  sign=1;overflowalu=1;overflowmult=1;op=1;op2=1;aluop=1;multresH=1;aluresH=1;divresH=1;dif=1;aluzero=1;multzero=1;divzero=0;
end

endmodule