vga.sim.rpt

此乃VGA驱动的详细源码

; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|_~11                  ; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|_~11                  ; out0             ;
; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|add_sub_cella[6]~3    ; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|add_sub_cella[6]~3    ; out0             ;
; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|_~12                  ; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|_~12                  ; out0             ;
; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|_~13                  ; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|_~13                  ; out0             ;
; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|_~14                  ; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|_~14                  ; out0             ;
; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|add_sub_cella[5]~4    ; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|add_sub_cella[5]~4    ; out0             ;
; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|_~15                  ; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|_~15                  ; out0             ;
; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|_~16                  ; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|_~16                  ; out0             ;
; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|_~17                  ; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|_~17                  ; out0             ;
; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|add_sub_cella[4]~5    ; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|add_sub_cella[4]~5    ; out0             ;
; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|_~18                  ; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|_~18                  ; out0             ;
; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|_~19                  ; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|_~19                  ; out0             ;
; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|_~20                  ; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|_~20                  ; out0             ;
; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|add_sub_cella[3]~6    ; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|add_sub_cella[3]~6    ; out0             ;
; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|_~21                  ; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|_~21                  ; out0             ;
; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|_~22                  ; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|_~22                  ; out0             ;
; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|_~23                  ; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|_~23                  ; out0             ;
; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|add_sub_cella[2]~7    ; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|add_sub_cella[2]~7    ; out0             ;
; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|_~24                  ; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|_~24                  ; out0             ;
; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|_~25                  ; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|_~25                  ; out0             ;
; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|_~26                  ; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|_~26                  ; out0             ;
; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|add_sub_cella[1]~8    ; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|add_sub_cella[1]~8    ; out0             ;
; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|_~27                  ; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|_~27                  ; out0             ;
; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|_~28                  ; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|_~28                  ; out0             ;
; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|_~29                  ; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|_~29                  ; out0             ;
; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|add_sub_cella[0]~9    ; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|add_sub_cella[0]~9    ; out0             ;
; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|_~30                  ; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|_~30                  ; out0             ;
; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|add_sub_cella[9]~10   ; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|add_sub_cella[9]~10   ; out0             ;
; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|_~31                  ; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|_~31                  ; out0             ;
; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|add_sub_cella[8]~11   ; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|add_sub_cella[8]~11   ; out0             ;
; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|_~32                  ; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|_~32                  ; out0             ;
; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|add_sub_cella[7]~12   ; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|add_sub_cella[7]~12   ; out0             ;
; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|_~33                  ; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|_~33                  ; out0             ;
; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|add_sub_cella[6]~13   ; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|add_sub_cella[6]~13   ; out0             ;
; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|_~34                  ; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|_~34                  ; out0             ;
; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|add_sub_cella[5]~14   ; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|add_sub_cella[5]~14   ; out0             ;
; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|_~35                  ; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|_~35                  ; out0             ;
; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|add_sub_cella[4]~15   ; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|add_sub_cella[4]~15   ; out0             ;
; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|_~36                  ; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|_~36                  ; out0             ;
; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|add_sub_cella[3]~16   ; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|add_sub_cella[3]~16   ; out0             ;
; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|_~37                  ; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|_~37                  ; out0             ;
; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|add_sub_cella[2]~17   ; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|add_sub_cella[2]~17   ; out0             ;
; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|_~38                  ; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|_~38                  ; out0             ;
; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|add_sub_cella[1]~18   ; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|add_sub_cella[1]~18   ; out0             ;
; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|_~39                  ; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|_~39                  ; out0             ;
; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|add_sub_cella[0]~19   ; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|add_sub_cella[0]~19   ; out0             ;
; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|add_sub_cella[9]~COUT ; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|add_sub_cella[9]      ; sout             ;
; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|add_sub_cella[8]~COUT ; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|add_sub_cella[8]~COUT ; cout             ;
; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|add_sub_cella[8]~COUT ; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|add_sub_cella[8]      ; sout             ;
; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|add_sub_cella[7]~COUT ; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|add_sub_cella[7]~COUT ; cout             ;
; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|add_sub_cella[7]~COUT ; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|add_sub_cella[7]      ; sout             ;
; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|add_sub_cella[6]~COUT ; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|add_sub_cella[6]~COUT ; cout             ;
; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|add_sub_cella[6]~COUT ; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|add_sub_cella[6]      ; sout             ;
; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|add_sub_cella[5]~COUT ; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|add_sub_cella[5]~COUT ; cout             ;
; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|add_sub_cella[5]~COUT ; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|add_sub_cella[5]      ; sout             ;
; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|add_sub_cella[4]~COUT ; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|add_sub_cella[4]~COUT ; cout             ;
; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|add_sub_cella[4]~COUT ; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|add_sub_cella[4]      ; sout             ;
; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|add_sub_cella[3]~COUT ; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|add_sub_cella[3]~COUT ; cout             ;
; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|add_sub_cella[3]~COUT ; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|add_sub_cella[3]      ; sout             ;
; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|add_sub_cella[2]~COUT ; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|add_sub_cella[2]~COUT ; cout             ;
; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|add_sub_cella[2]~COUT ; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|add_sub_cella[2]      ; sout             ;
; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|add_sub_cella[1]~COUT ; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|add_sub_cella[1]~COUT ; cout             ;
; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|add_sub_cella[1]~COUT ; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|add_sub_cella[1]      ; sout             ;
; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|add_sub_cella[0]~COUT ; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|add_sub_cella[0]~COUT ; cout             ;
; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|add_sub_cella[0]~COUT ; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|add_sub_cella[0]      ; sout             ;
; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|main_cin_wire         ; |vga|vgatiming:inst|lpm_add_sub:add_rtl_0|add_sub_34i:auto_generated|main_cin_wire         ; cout             ;
+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+------------------+


The following table displays output ports that do not toggle to 0 during simulation.
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Missing 0-Value Coverage                                                                                                                                                                                   ;
+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+------------------+
; Node Name                                                                                  ; Output Port Name                                                                           ; Output Port Type ;
+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+------------------+
; |vga|pin_name5                                                                             ; |vga|pin_name5                                                                             ; pin_out          ;
; |vga|reset                                                                                 ; |vga|reset                                                                                 ; out              ;
; |vga|hs                                                                                    ; |vga|hs                                                                                    ; pin_out          ;
; |vga|vs                                                                                    ; |vga|vs                                                                                    ; pin_out          ;
; |vga|r                                                                                     ; |vga|r