rom.fit.rpt

基于ROM的正弦波发生器的设计：1.正弦发生器由波形数据存储模块（ROM）

;     -- Due to unpartnered 6 input function   ; 0                                                                            ;
;                                              ;                                                                              ;
; Combinational ALUT usage by number of inputs ;                                                                              ;
;     -- 7 input functions                     ; 0                                                                            ;
;     -- 6 input functions                     ; 0                                                                            ;
;     -- 5 input functions                     ; 0                                                                            ;
;     -- 4 input functions                     ; 0                                                                            ;
;     -- <=3 input functions                   ; 6                                                                            ;
;                                              ;                                                                              ;
; Combinational ALUTs by mode                  ;                                                                              ;
;     -- normal mode                           ; 1                                                                            ;
;     -- extended LUT mode                     ; 0                                                                            ;
;     -- arithmetic mode                       ; 5                                                                            ;
;     -- shared arithmetic mode                ; 0                                                                            ;
;                                              ;                                                                              ;
; Logic utilization                            ; 6 / 12,480 ( < 1 % )                                                         ;
;     -- ALUT/register pairs used              ; 6                                                                            ;
;         -- Combinational with no register    ; 0                                                                            ;
;         -- Register only                     ; 0                                                                            ;
;         -- Combinational with a register     ; 6                                                                            ;
;     -- ALUT/register pairs unavailable       ; 0                                                                            ;
;                                              ;                                                                              ;
; Total registers*                             ; 6 / 14,410 ( < 1 % )                                                         ;
;     -- Dedicated logic registers             ; 6 / 12,480 ( < 1 % )                                                         ;
;     -- I/O registers                         ; 0 / 1,930 ( 0 % )                                                            ;
;                                              ;                                                                              ;
; ALMs:  partially or completely used          ; 3 / 6,240 ( < 1 % )                                                          ;
;                                              ;                                                                              ;
; Total LABs:  partially or completely used    ; 1 / 780 ( < 1 % )                                                            ;
;                                              ;                                                                              ;
; User inserted logic elements                 ; 0                                                                            ;
; Virtual pins                                 ; 0                                                                            ;
; I/O pins                                     ; 9 / 343 ( 3 % )                                                              ;
;     -- Clock pins                            ; 1 / 16 ( 6 % )                                                               ;
; Global signals                               ; 1                                                                            ;
; M512s                                        ; 1 / 104 ( < 1 % )                                                            ;
; M4Ks                                         ; 0 / 78 ( 0 % )                                                               ;
; Total block memory bits                      ; 512 / 419,328 ( < 1 % )                                                      ;
; Total block memory implementation bits       ; 576 / 419,328 ( < 1 % )                                                      ;
; DSP block 9-bit elements                     ; 0 / 96 ( 0 % )                                                               ;
; PLLs                                         ; 0 / 6 ( 0 % )                                                                ;
; Global clocks                                ; 1 / 16 ( 6 % )                                                               ;
; Regional clocks                              ; 0 / 32 ( 0 % )                                                               ;
; SERDES transmitters                          ; 0 / 38 ( 0 % )                                                               ;
; SERDES receivers                             ; 0 / 42 ( 0 % )                                                               ;
; Average interconnect usage                   ; 0%                                                                           ;
; Peak interconnect usage                      ; 0%                                                                           ;
; Maximum fan-out node                         ; sin:u1|altsyncram:altsyncram_component|altsyncram_tc71:auto_generated|q_a[0] ;
; Maximum fan-out                              ; 8                                                                            ;
; Highest non-global fan-out signal            ; count:u0|countt[0]                                                           ;
; Highest non-global fan-out                   ; 3                                                                            ;
; Total fan-out                                ; 39                                                                           ;
; Average fan-out                              ; 1.63                                                                         ;
+----------------------------------------------+------------------------------------------------------------------------------+
*  Register count does not include registers inside block RAM or DSP blocks.



+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                  ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; clock ; N20   ; 1        ; 0            ; 10           ; 1           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                           ;
+------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ;
+------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; q[0] ; U12   ; 8        ; 15           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; q[1] ; R21   ; 1        ; 0            ; 8            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; q[2] ; W11   ; 8        ; 17           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; q[3] ; V11   ; 8        ; 17           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; q[4] ; W13   ; 8        ; 15           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; q[5] ; P19   ; 1        ; 0            ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 12mA             ; Off         ; Fitter               ; 0 pF ;
; q[6] ; V12   ; 8        ; 17           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; q[7] ; W12   ; 8        ; 17           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
+------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1        ; 3 / 40 ( 8 % )  ; 3.3V          ; --           ;
; 2        ; 0 / 44 ( 0 % )  ; 3.3V          ; --           ;
; 3        ; 1 / 50 ( 2 % )  ; 3.3V          ; --           ;
; 4        ; 0 / 35 ( 0 % )  ; 3.3V          ; --           ;
; 5        ; 0 / 44 ( 0 % )  ; 3.3V          ; --           ;
; 6        ; 0 / 40 ( 0 % )  ; 3.3V          ; --           ;
; 7        ; 0 / 34 ( 0 % )  ; 3.3V          ; --           ;
; 8        ; 6 / 43 ( 14 % ) ; 3.3V          ; --           ;
; 9        ; 0 / 6 ( 0 % )   ; 3.3V          ; --           ;
; 10       ; 0 / 6 ( 0 % )   ; 3.3V          ; --           ;
+----------+-----------------+---------------+--------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                       ;
+----------+------------+----------+--------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+