dmemory32.v.bak

是verilog做的简化mips32指令系统。 有些小问题

`timescale 100ns/1ns
module Dmemory32(address,write_data,mr,mw,mwdw,clk,read_data);
input [31:0] address;
input [31:0] write_data;
input mr;
input mw;
input [1:0]mwdw;
input clk;
output reg [31:0] read_data;
reg [5:0] addr;
reg [31:0] dmemory32 [64:0];
always @(negedge clk)
begin
		addr=address[7:2];
		read_data[31:0]=mr&dmemory32[addr][31:0];
		
	   if (mw)
	   begin
			if(mwdw == 2'b00)
			   begin
			   dmemory32[addr]={dmemory32[addr][31:8],write_data[7:0]};
			   end
			else if(mwdw == 2'b01)
				begin
				dmemory32[addr]={dmemory32[addr][31:16],write_data[15:0]};
				end
		   else
		      begin
				dmemory32[addr]=write_data[31:0];
	      	  end
	   end
end
endmodule