📄 dac.fit.rpt
字号:
+--------------------------------------------------------------------+
; Fitter Resource Usage Summary ;
+---------------------------------------------+----------------------+
; Resource ; Usage ;
+---------------------------------------------+----------------------+
; Total logic elements ; 47 / 5,980 ( < 1 % ) ;
; -- Combinational with no register ; 41 ;
; -- Register only ; 0 ;
; -- Combinational with a register ; 6 ;
; ; ;
; Logic element usage by number of LUT inputs ; ;
; -- 4 input functions ; 24 ;
; -- 3 input functions ; 14 ;
; -- 2 input functions ; 8 ;
; -- 1 input functions ; 1 ;
; -- 0 input functions ; 0 ;
; ; ;
; Logic elements by mode ; ;
; -- normal mode ; 42 ;
; -- arithmetic mode ; 5 ;
; -- qfbk mode ; 0 ;
; -- register cascade mode ; 0 ;
; -- synchronous clear/load mode ; 6 ;
; -- asynchronous clear/load mode ; 0 ;
; ; ;
; Total LABs ; 5 / 598 ( < 1 % ) ;
; Logic elements in carry chains ; 6 ;
; User inserted logic elements ; 0 ;
; Virtual pins ; 0 ;
; I/O pins ; 16 / 185 ( 8 % ) ;
; -- Clock pins ; 1 / 2 ( 50 % ) ;
; Global signals ; 3 ;
; M4Ks ; 0 / 20 ( 0 % ) ;
; Total memory bits ; 0 / 92,160 ( 0 % ) ;
; Total RAM block bits ; 0 / 92,160 ( 0 % ) ;
; Global clocks ; 3 / 8 ( 37 % ) ;
; Maximum fan-out node ; STATUS[2] ;
; Maximum fan-out ; 12 ;
; Total fan-out ; 189 ;
; Average fan-out ; 2.91 ;
+---------------------------------------------+----------------------+
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; CLK ; 29 ; 1 ; 0 ; 11 ; 0 ; 6 ; 0 ; yes ; no ; no ; no ; no ; Off ; LVCMOS ; Off ; User ;
; nRESET ; 240 ; 2 ; 2 ; 21 ; 2 ; 7 ; 0 ; no ; no ; no ; no ; no ; Off ; LVCMOS ; Off ; User ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins ;
+-------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ;
+-------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------------+
; CS ; 41 ; 1 ; 0 ; 7 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVCMOS ; 12mA ; Off ; User ; Unspecified ;
; P13 ; 19 ; 1 ; 0 ; 14 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVCMOS ; 12mA ; Off ; User ; Unspecified ;
; RAMCS ; 39 ; 1 ; 0 ; 8 ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVCMOS ; 12mA ; Off ; User ; Unspecified ;
; RD ; 43 ; 1 ; 0 ; 7 ; 2 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVCMOS ; 12mA ; Off ; User ; Unspecified ;
; WR ; 44 ; 1 ; 0 ; 6 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVCMOS ; 12mA ; Off ; User ; Unspecified ;
; ledcs ; 196 ; 2 ; 28 ; 21 ; 2 ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVCMOS ; 12mA ; Off ; User ; Unspecified ;
+-------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------------+
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+-------------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+-------------+
; DBUS[0] ; 183 ; 2 ; 34 ; 21 ; 2 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVCMOS ; 12mA ; Off ; User ; Unspecified ;
; DBUS[1] ; 184 ; 2 ; 32 ; 21 ; 0 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVCMOS ; 12mA ; Off ; User ; Unspecified ;
; DBUS[2] ; 185 ; 2 ; 32 ; 21 ; 1 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVCMOS ; 12mA ; Off ; User ; Unspecified ;
; DBUS[3] ; 186 ; 2 ; 32 ; 21 ; 2 ; 0 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVCMOS ; 12mA ; Off ; User ; Unspecified ;
; DBUS[4] ; 187 ; 2 ; 30 ; 21 ; 0 ; 1 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVCMOS ; 12mA ; Off ; User ; Unspecified ;
; DBUS[5] ; 188 ; 2 ; 30 ; 21 ; 1 ; 1 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVCMOS ; 12mA ; Off ; User ; Unspecified ;
; DBUS[6] ; 193 ; 2 ; 30 ; 21 ; 2 ; 1 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVCMOS ; 12mA ; Off ; User ; Unspecified ;
; DBUS[7] ; 194 ; 2 ; 28 ; 21 ; 0 ; 1 ; 0 ; no ; no ; no ; no ; no ; no ; no ; no ; no ; Off ; LVCMOS ; 12mA ; Off ; User ; Unspecified ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+-------------+
+------------------------------------------------------------+
; I/O Bank Usage ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1 ; 8 / 44 ( 18 % ) ; 3.3V ; -- ;
; 2 ; 10 / 48 ( 20 % ) ; 3.3V ; -- ;
; 3 ; 0 / 45 ( 0 % ) ; 3.3V ; -- ;
; 4 ; 0 / 48 ( 0 % ) ; 3.3V ; -- ;
+----------+------------------+---------------+--------------+
+--------------------------------------------------------------------------------------------------------------------+
; All Package Pins ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage ; Dir. ; I/O Standard ; Voltage ; I/O Type ; User Assignment ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+
; 1 ; 0 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ;
; 2 ; 1 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ;
; 3 ; 2 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ;
; 4 ; 3 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ;
; 5 ; 4 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ;
; 6 ; 5 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ;
; 7 ; 6 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ;
; 8 ; 7 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ;
; 9 ; ; 1 ; VCCIO1 ; power ; ; 3.3V ; -- ; ;
; 10 ; ; ; GND ; gnd ; ; ; -- ; ;
; 11 ; 8 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ;
; 12 ; 9 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ;
; 13 ; 10 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ;
; 14 ; 11 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ;
; 15 ; 12 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ;
; 16 ; 13 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ;
; 17 ; 14 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ;
; 18 ; 15 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ;
; 19 ; 16 ; 1 ; P13 ; output ; LVCMOS ; ; Row I/O ; Y ;
; 20 ; 17 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ;
; 21 ; 18 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ;
; 22 ; ; 1 ; VCCIO1 ; power ; ; 3.3V ; -- ; ;
; 23 ; 19 ; 1 ; RESERVED_INPUT ; ; ; ; Row I/O ; ;
; 24 ; 20 ; 1 ; *~nCSO~ / GND* ; output ; LVCMOS ; ; Row I/O ; N ;
; 25 ; 21 ; 1 ; ^DATA0 ; input ; ; ; -- ; ;
; 26 ; 22 ; 1 ; ^nCONFIG ; ; ; ; -- ; ;
; 27 ; ; ; VCCA_PLL1 ; power ; ; 1.5V ; -- ; ;
; 28 ; 23 ; 1 ; GND+ ; ; ; ; Row I/O ; ;
; 29 ; 24 ; 1 ; CLK ; input ; LVCMOS ; ; Row I/O ; Y ;
; 30 ; ; ; GNDA_PLL1 ; gnd ; ; ; -- ; ;
; 31 ; ; ; GNDG_PLL1 ; gnd ; ; ; -- ; ;
; 32 ; 25 ; 1 ; ^nCEO ; ; ; ; -- ; ;
; 33 ; 26 ; 1 ; ^nCE ; ; ; ; -- ; ;
; 34 ; 27 ; 1 ; ^MSEL0 ; ; ; ; -- ; ;
; 35 ; 28 ; 1 ; ^MSEL1 ; ; ; ; -- ; ;
; 36 ; 29 ; 1 ; ^DCLK ; bidir ; ; ; -- ; ;
; 37 ; 30 ; 1 ; *~ASDO~ / GND* ; output ; LVCMOS ; ; Row I/O ; N ;
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -