iic.map.eqn

VHDL基础的编程源代码

--B1L21 is iic_app:inst|disp~2019
B1L21_p0_out = B1_currentState[0] & !B1_currentState[1] & !B1_data_buffer[1];
B1L21_p1_out = B1_rd & D1_stop & D1_data_write & !D1_data_out[1] & B1_currentState[0] & B1_currentState[1];
B1L21_p2_out = D1_data_write & !D1_data_out[1] & B1_currentState[1] & write_read;
B1L21_p3_out = B1_rd & D1_stop & B1_currentState[0] & B1_currentState[1] & !B1_data_write & !B1_data_out[1];
B1L21_p4_out = B1_currentState[1] & write_read & !B1_data_write & !B1_data_out[1];
B1L21 = B1L21_p0_out # B1L21_p1_out # B1L21_p2_out # B1L21_p3_out # B1L21_p4_out;


--B1L22 is iic_app:inst|disp~2025
B1L22_p0_out = B1_currentState[0] & !B1_currentState[1] & !B1_data_buffer[3];
B1L22_p1_out = B1_rd & D1_stop & D1_data_write & !D1_data_out[3] & B1_currentState[0] & B1_currentState[1];
B1L22_p2_out = D1_data_write & !D1_data_out[3] & B1_currentState[1] & write_read;
B1L22_p3_out = B1_rd & D1_stop & B1_currentState[0] & B1_currentState[1] & !B1_data_write & !B1_data_out[3];
B1L22_p4_out = B1_currentState[1] & write_read & !B1_data_write & !B1_data_out[3];
B1L22 = B1L22_p0_out # B1L22_p1_out # B1L22_p2_out # B1L22_p3_out # B1L22_p4_out;


--D1L20 is iic_controller:inst2|currentState~3915
D1L20_p0_out = !D1_currentState[2] & !D1_scl;
D1L20_p1_out = D1_currentState[1] & D1_currentState[2] & !D1_currentState[3];
D1L20_p2_out = D1_currentState[1] & !D1_scl & D1_currentState[0] & D1_bit_index[3] & !D1_nextState[2] & !D1_bit_index[1] & !D1_bit_index[2] & !D1_bit_index[0];
D1L20_p3_out = D1_currentState[1] & D1_scl & !D1_currentState[0] & !B1_wr;
D1L20_p4_out = D1_currentState[1] & D1_scl & !D1_currentState[0] & D1_acked;
D1L20 = D1L20_p0_out # D1L20_p1_out # D1L20_p2_out # D1L20_p3_out # D1L20_p4_out;


--D1L21 is iic_controller:inst2|currentState~3921
D1L21_p0_out = !D1_scl & D1_currentState[2] & D1_currentState[1] & D1_currentState[3] & D1_bit_index[1];
D1L21_p1_out = !D1_scl & D1_currentState[2] & D1_currentState[1] & D1_currentState[3] & D1_nextState[1];
D1L21_p2_out = D1_scl & !D1_currentState[1] & !D1_currentState[3] & D1_acked & D1_bit_index[3] & !D1_bit_index[1] & !D1_bit_index[2] & !D1_bit_index[0] & D1_currentState[0];
D1L21_p3_out = D1_scl & D1_currentState[2] & !D1_currentState[1] & !D1_currentState[3] & !D1_currentState[0];
D1L21_p4_out = !D1_scl & D1_currentState[2] & D1_currentState[1] & D1_currentState[3] & !D1_bit_index[3];
D1L21 = D1L21_p0_out # D1L21_p1_out # D1L21_p2_out # D1L21_p3_out # D1L21_p4_out;


--D1L22 is iic_controller:inst2|currentState~3927
D1L22_p0_out = D1_scl & !D1_currentState[2] & !D1_currentState[3] & D1_acked & D1_currentState[0];
D1L22_p1_out = !D1_scl & D1_bit_index[2] & D1_currentState[2] & D1_currentState[1] & D1_currentState[3];
D1L22_p2_out = !D1_scl & D1_currentState[2] & D1_currentState[1] & D1_currentState[3] & D1_bit_index[0];
D1L22_p3_out = D1_scl & D1_currentState[2] & D1_currentState[1] & D1_currentState[3] & !D1_acked & B1_wr;
D1L22_p4_out = !D1_scl & D1_currentState[2] & D1_currentState[1] & D1_currentState[3] & !D1_currentState[0];
D1L22 = D1L21 # D1L22_p0_out # D1L22_p1_out # D1L22_p2_out # D1L22_p3_out # D1L22_p4_out;


--D1L68 is iic_controller:inst2|send_data[7]~2519
D1L68_p1_out = GLOBAL(reset) & D1_scl & !D1_currentState[3] & !D1_currentState[1] & !D1_currentState[2] & D1_currentState[0] & !D1_send_data[7];
D1L68_p2_out = GLOBAL(reset) & D1_scl & !D1_currentState[3] & !D1_currentState[1] & D1_currentState[0] & !D1_send_data[7] & A1L12 & !D1_bit_index[1] & !D1_bit_index[2] & !D1_bit_index[0] & D1_acked & !D1_bit_index[3];
D1L68_p3_out = GLOBAL(reset) & D1_scl & !D1_currentState[3] & !D1_currentState[1] & D1_currentState[2] & !D1_currentState[0] & !D1_send_data[7] & !D1_data_write & B1_data_write;
D1L68_p4_out = GLOBAL(reset) & D1_scl & !D1_currentState[3] & !D1_currentState[1] & D1_currentState[2] & !D1_currentState[0] & !D1_send_data[7] & B1_data_write & D1_data_out[7];
D1L68 = D1L68_p1_out # D1L68_p2_out # D1L68_p3_out # D1L68_p4_out;


--D1L64 is iic_controller:inst2|send_data[5]~2524
D1L64_p1_out = GLOBAL(reset) & D1_scl & !D1_currentState[3] & !D1_currentState[1] & !D1_currentState[2] & D1_currentState[0] & !D1_send_data[5];
D1L64_p2_out = GLOBAL(reset) & D1_scl & !D1_currentState[3] & !D1_currentState[1] & D1_currentState[0] & !D1_send_data[5] & A1L12 & !D1_bit_index[2] & !D1_bit_index[0] & D1_bit_index[1] & D1_acked & !D1_bit_index[3];
D1L64_p3_out = GLOBAL(reset) & D1_scl & !D1_currentState[3] & !D1_currentState[1] & D1_currentState[2] & !D1_currentState[0] & !D1_send_data[5] & !D1_data_write & B1_data_write;
D1L64_p4_out = GLOBAL(reset) & D1_scl & !D1_currentState[3] & !D1_currentState[1] & D1_currentState[2] & !D1_currentState[0] & !D1_send_data[5] & B1_data_write & D1_data_out[5];
D1L64 = D1L64_p1_out # D1L64_p2_out # D1L64_p3_out # D1L64_p4_out;


--D1L66 is iic_controller:inst2|send_data[6]~2529
D1L66_p1_out = A1L12 & !D1_bit_index[1] & D1_acked & !D1_bit_index[3] & !D1_bit_index[2] & D1_bit_index[0] & GLOBAL(reset) & D1_scl & !D1_currentState[3] & D1_currentState[2] & !D1_currentState[1] & D1_currentState[0] & !D1_send_data[6];
D1L66_p2_out = GLOBAL(reset) & D1_scl & !D1_currentState[3] & D1_currentState[2] & !D1_currentState[1] & !D1_currentState[0] & !D1_send_data[6] & !D1_data_write & B1_data_write;
D1L66_p3_out = GLOBAL(reset) & D1_scl & !D1_currentState[3] & D1_currentState[2] & !D1_currentState[1] & !D1_currentState[0] & !D1_send_data[6] & B1_data_write & D1_data_out[6];
D1L66 = D1L66_p1_out # D1L66_p2_out # D1L66_p3_out;


--D1L62 is iic_controller:inst2|send_data[4]~2533
D1L62_p1_out = A1L12 & D1_bit_index[1] & D1_acked & !D1_bit_index[3] & !D1_bit_index[2] & D1_bit_index[0] & GLOBAL(reset) & D1_scl & !D1_currentState[3] & D1_currentState[2] & !D1_currentState[1] & D1_currentState[0] & !D1_send_data[4];
D1L62_p2_out = GLOBAL(reset) & D1_scl & !D1_currentState[3] & D1_currentState[2] & !D1_currentState[1] & !D1_currentState[0] & !D1_send_data[4] & !D1_data_write & B1_data_write;
D1L62_p3_out = GLOBAL(reset) & D1_scl & !D1_currentState[3] & D1_currentState[2] & !D1_currentState[1] & !D1_currentState[0] & !D1_send_data[4] & B1_data_write & D1_data_out[4];
D1L62 = D1L62_p1_out # D1L62_p2_out # D1L62_p3_out;


--D1L60 is iic_controller:inst2|send_data[3]~2537
D1L60_p0_out = GLOBAL(reset) & D1_scl & !D1_currentState[3] & D1_currentState[2] & !D1_currentState[1] & !D1_currentState[0] & !D1_send_data[3] & B1_data_out[3] & D1_data_out[3];
D1L60_p1_out = A1L12 & !D1_bit_index[0] & D1_bit_index[2] & !D1_bit_index[1] & D1_acked & !D1_bit_index[3] & GLOBAL(reset) & D1_scl & !D1_currentState[3] & D1_currentState[2] & !D1_currentState[1] & D1_currentState[0] & !D1_send_data[3];
D1L60_p2_out = GLOBAL(reset) & D1_scl & !D1_currentState[3] & D1_currentState[2] & !D1_currentState[1] & !D1_currentState[0] & !D1_send_data[3] & !D1_data_write & B1_data_write;
D1L60_p3_out = GLOBAL(reset) & D1_scl & !D1_currentState[3] & D1_currentState[2] & !D1_currentState[1] & !D1_currentState[0] & !D1_send_data[3] & !D1_data_write & B1_data_out[3];
D1L60_p4_out = GLOBAL(reset) & D1_scl & !D1_currentState[3] & D1_currentState[2] & !D1_currentState[1] & !D1_currentState[0] & !D1_send_data[3] & B1_data_write & D1_data_out[3];
D1L60 = D1L60_p0_out # D1L60_p1_out # D1L60_p2_out # D1L60_p3_out # D1L60_p4_out;


--D1L58 is iic_controller:inst2|send_data[2]~2543
D1L58_p0_out = GLOBAL(reset) & D1_scl & !D1_currentState[3] & D1_currentState[2] & !D1_currentState[1] & !D1_currentState[0] & !D1_send_data[2] & B1_data_out[2] & D1_data_out[2];
D1L58_p1_out = A1L12 & D1_bit_index[0] & D1_bit_index[2] & !D1_bit_index[1] & D1_acked & !D1_bit_index[3] & GLOBAL(reset) & D1_scl & !D1_currentState[3] & D1_currentState[2] & !D1_currentState[1] & D1_currentState[0] & !D1_send_data[2];
D1L58_p2_out = GLOBAL(reset) & D1_scl & !D1_currentState[3] & D1_currentState[2] & !D1_currentState[1] & !D1_currentState[0] & !D1_send_data[2] & !D1_data_write & B1_data_write;
D1L58_p3_out = GLOBAL(reset) & D1_scl & !D1_currentState[3] & D1_currentState[2] & !D1_currentState[1] & !D1_currentState[0] & !D1_send_data[2] & !D1_data_write & B1_data_out[2];
D1L58_p4_out = GLOBAL(reset) & D1_scl & !D1_currentState[3] & D1_currentState[2] & !D1_currentState[1] & !D1_currentState[0] & !D1_send_data[2] & B1_data_write & D1_data_out[2];
D1L58 = D1L58_p0_out # D1L58_p1_out # D1L58_p2_out # D1L58_p3_out # D1L58_p4_out;


--D1L56 is iic_controller:inst2|send_data[1]~2549
D1L56_p0_out = GLOBAL(reset) & D1_scl & !D1_currentState[3] & D1_currentState[2] & !D1_currentState[1] & !D1_currentState[0] & !D1_send_data[1] & B1_data_out[1] & D1_data_out[1];
D1L56_p1_out = A1L12 & !D1_bit_index[0] & D1_bit_index[2] & D1_bit_index[1] & D1_acked & !D1_bit_index[3] & GLOBAL(reset) & D1_scl & !D1_currentState[3] & D1_currentState[2] & !D1_currentState[1] & D1_currentState[0] & !D1_send_data[1];
D1L56_p2_out = GLOBAL(reset) & D1_scl & !D1_currentState[3] & D1_currentState[2] & !D1_currentState[1] & !D1_currentState[0] & !D1_send_data[1] & !D1_data_write & B1_data_write;
D1L56_p3_out = GLOBAL(reset) & D1_scl & !D1_currentState[3] & D1_currentState[2] & !D1_currentState[1] & !D1_currentState[0] & !D1_send_data[1] & !D1_data_write & B1_data_out[1];
D1L56_p4_out = GLOBAL(reset) & D1_scl & !D1_currentState[3] & D1_currentState[2] & !D1_currentState[1] & !D1_currentState[0] & !D1_send_data[1] & B1_data_write & D1_data_out[1];
D1L56 = D1L56_p0_out # D1L56_p1_out # D1L56_p2_out # D1L56_p3_out # D1L56_p4_out;


--D1L53 is iic_controller:inst2|send_data[0]~2555
D1L53_p1_out = A1L12 & D1_bit_index[0] & D1_bit_index[2] & D1_bit_index[1] & !D1_bit_index[3] & D1_acked & GLOBAL(reset) & D1_scl & !D1_currentState[3] & D1_currentState[2] & !D1_currentState[1] & D1_currentState[0] & !D1_send_data[0];
D1L53_p2_out = GLOBAL(reset) & D1_scl & !D1_currentState[3] & D1_currentState[2] & !D1_currentState[1] & !D1_currentState[0] & !D1_send_data[0] & B1_data_out[0] & D1_data_out[0];
D1L53_p3_out = GLOBAL(reset) & D1_scl & !D1_currentState[3] & D1_currentState[2] & !D1_currentState[1] & !D1_currentState[0] & !D1_send_data[0] & B1_data_out[0] & !D1_data_write;
D1L53_p4_out = GLOBAL(reset) & D1_scl & !D1_currentState[3] & D1_currentState[2] & !D1_currentState[1] & !D1_currentState[0] & !D1_send_data[0] & D1_data_out[0] & B1_data_write;
D1L53 = D1L53_p1_out # D1L53_p2_out # D1L53_p3_out # D1L53_p4_out;


--D1L54 is iic_controller:inst2|send_data[0]~2560
D1L54_p0_out = GLOBAL(reset) & D1_scl & !D1_currentState[3] & !D1_currentState[2] & D1_currentState[0] & D1_send_data[0] & !D1_send_devaddr_again_flag;
D1L54_p1_out = B1_data_write & GLOBAL(reset) & D1_scl & !D1_currentState[3] & D1_currentState[2] & !D1_currentState[1] & !D1_data_write & !D1_currentState[0] & !D1_send_data[0];
D1L54_p2_out = GLOBAL(reset) & D1_scl & !D1_currentState[3] & !D1_currentState[2] & !D1_currentState[1] & D1_currentState[0] & !D1_send_data[0] & B1_rd & D1_send_devaddr_again_flag & D1_acked;
D1L54_p3_out = GLOBAL(reset) & D1_scl & !D1_currentState[3] & D1_currentState[2] & !D1_currentState[1] & D1_currentState[0] & D1_send_data[0] & D1_acked & !A1L12 & D1_bit_index[0] & D1_bit_index[2] & D1_bit_index[1] & !D1_bit_index[3];
D1L54_p4_out = GLOBAL(reset) & D1_scl & !D1_currentState[3] & !D1_currentState[2] & D1_currentState[0] & D1_send_data[0] & !B1_rd;
D1L54 = D1L53 # D1L54_p0_out # D1L54_p1_out # D1L54_p2_out # D1L54_p3_out # D1L54_p4_out;


--B1L23 is iic_app:inst|disp~2031
B1L23_p1_out = !B1_data_out[0] & !B1_data_write & B1_rd & D1_stop & B1_currentState[0] & B1_currentState[1];
B1L23_p2_out = !B1_data_buffer[0] & B1_currentState[0] & !B1_currentState[1];
B1L23 = B1L23_p1_out # B1L23_p2_out;


--B1L24 is iic_app:inst|disp~2034
B1L24_p0_out = B1_currentState[0] & B1_currentState[1] & B1_rd & D1_stop & !D1_data_out[0] & D1_data_write;
B1L24_p1_out = !B1_currentState[0] & write_read & !D1_data_out[0] & D1_data_write;
B1L24_p2_out = !B1_currentState[0] & !B1_data_out[0] & !B1_data_write & write_read;
B1L24_p3_out = B1_currentState[1] & !D1_stop & !write_read & !wr_data[0];
B1L24_p4_out = B1_currentState[1] & !B1_rd & !write_read & !wr_data[0];
B1L24 = B1L23 # B1L24_p0_out # B1L24_p1_out # B1L24_p2_out # B1L24_p3_out # B1L24_p4_out;


--D1L44 is iic_controller:inst2|sda_out~2411sexp2bal
D1L44_p0_out = D1_currentState[1] & D1_currentState[2] & D1_currentState[3] & D1_currentState[0] & !D1_scl & !D1_bit_index[3] & D1_bit_index[2] & D1_bit_index[1] & D1_bit_index[0] & D1_send_data[0];
D1L44_p1_out = D1_currentState[1] & D1_currentState[2] & D1_currentState[3] & D1_currentState[0] & !D1_scl & !D1_bit_index[3] & !D1_bit_index[2] & D1_bit_index[1] & D1_bit_index[0] & D1_send_data[4];
D1L44_p2_out = D1_currentState[1] & D1_currentState[2] & D1_currentState[3] & D1_currentState[0] & !D1_scl & !D1_bit_index[3] & !D1_bit_index[2] & !D1_bit_index[1] & !D1_bit_index[0] & D1_send_data[7];
D1L44_p3_out = D1_currentState[1] & D1_currentState[2] & D1_currentState[3] & D1_currentState[0] & !D1_scl & !D1_bit_index[3] & !D1_bit_index[2] & !D1_bit_index[1] & D1_bit_index[0] & D1_send_data[6];
D1L44_p4_out = D1_currentState[1] & D1_currentState[2] & D1_currentState[3] & D1_currentState[0] & !D1_scl & !D1_bit_index[3] & D1_bit_index[2] & D1_bit_index[1] & !D1_bit_index[0] & D1_send_data[1];
D1L44_or_out = D1L44_p0_out # D1L44_p1_out # D1L44_p2_out # D1L44_p3_out # D1L44_p4_out;
D1L44 = !(D1L44_or_out);


--D1L45 is iic_controller:inst2|sda_out~2417sexp2bal
D1L45_p1_out = D1_currentState[1] & D1_currentState[2] & D1_currentState[3] & D1_currentState[0] & !D1_scl & !D1_bit_index[3] & D1_bit_index[2] & !D1_bit_index[1] & !D1_bit_index[0] & D1_send_data[3];
D1L45_p2_out = D1_currentState[1] & D1_currentState[2] & D1_currentState[3] & D1_currentState[0] & !D1_scl & !D1_bit_index[3] & D1_bit_index[2] & !D1_bit_index[1] & D1_bit_index[0] & D1_send_data[2];
D1L45_p3_out = D1_currentState[1] & D1_currentState[2] & D1_currentState[3] & !D1_currentState[0] & D1_scl & D1_acked;
D1L45_p4_out = D1_currentState[1] & D1_currentState[2] & D1_currentState[3] & !D1_currentState[0] & D1_scl & !B1_wr;
D1L45_or_out = D1L45_p1_out # D1L45_p2_out # D1L45_p3_out # D1L45_p4_out;
D1L45 = !(D1L45_or_out);


--D1L47 is iic_controller:inst2|sda_out~2424bal
D1L47_p0_out = D1_currentState[1] & D1_currentState[2] & !D1_scl & D1_currentState[0] & !D1_bit_index[3] & D1_currentState[3] & D1_send_data[5] & !D1_bit_index[2] & D1_bit_index[1] & !D1_bit_index[0];
D1L47_p1_out = D1_currentState[1] & !D1_currentState[2] & D1_sda_out;
D1L47_p2_out = D1_currentState[2] & D1_sda_out & D1_scl;
D1L47_p3_out = D1_sda_out & !D1_scl & D1_currentState[0] & D1_bit_index[3];
D1L47_p4_out = D1_sda_out & D1_scl & D1_currentState[3];
D1L47_or_out = D1L47_p0_out # D1L47_p1_out # D1L47_p2_out # D1L47_p3_out # D1L47_p4_out;
D1L47 = !(D1L47_or_out);


--write_read is write_read
--operation mode is input

write_read = INPUT();


--clock_24M is clock_24M
--operation mode is input

clock_24M = INPUT();


--reset is reset
--operat