iic.map.eqn

VHDL基础的编程源代码

--D1_nextState[2] is iic_controller:inst2|nextState[2]
D1_nextState[2]_p0_out = !D1_currentState[3] & D1_currentState[1] & !D1_currentState[2] & D1_currentState[0] & D1_scl & GLOBAL(reset) & D1_nextState[2] & B1_rd & !B1_wr;
D1_nextState[2]_p1_out = !D1_currentState[3] & !D1_currentState[1] & D1_currentState[2] & !D1_currentState[0] & D1_scl & GLOBAL(reset) & !D1_nextState[2];
D1_nextState[2]_p2_out = !D1_currentState[3] & !D1_currentState[1] & !D1_currentState[2] & D1_currentState[0] & D1_scl & GLOBAL(reset) & D1_nextState[2] & !D1_send_devaddr_again_flag;
D1_nextState[2]_p4_out = !D1_currentState[3] & !D1_currentState[1] & !D1_currentState[2] & D1_currentState[0] & D1_scl & GLOBAL(reset) & D1_nextState[2] & !B1_rd;
D1_nextState[2]_or_out = D1L39 # D1_nextState[2]_p0_out # D1_nextState[2]_p1_out # D1_nextState[2]_p2_out # D1_nextState[2]_p4_out;
D1_nextState[2]_reg_input = D1_nextState[2]_or_out;
D1_nextState[2] = TFFE(D1_nextState[2]_reg_input, !E1_carrier, , , );


--D1_currentState[0] is iic_controller:inst2|currentState[0]
D1_currentState[0]_p0_out = !D1_currentState[1] & D1_currentState[3];
D1_currentState[0]_p1_out = !D1_scl & D1_currentState[2] & D1_bit_index[3] & !D1_bit_index[1] & !D1_bit_index[2] & D1_currentState[1] & !D1_bit_index[0] & !D1_nextState[0];
D1_currentState[0]_p2_out = D1_currentState[2] & D1_currentState[1] & !D1_currentState[3];
D1_currentState[0]_p4_out = !D1_currentState[2] & D1_currentState[3];
D1_currentState[0]_or_out = D1L19 # D1_currentState[0]_p0_out # D1_currentState[0]_p1_out # D1_currentState[0]_p2_out # D1_currentState[0]_p4_out;
D1_currentState[0]_reg_input = !(D1_currentState[0]_or_out);
D1_currentState[0] = DFFE(D1_currentState[0]_reg_input, !E1_carrier, GLOBAL(reset), , );


--B1_disp[2] is iic_app:inst|disp[2]
B1_disp[2]_p0_out = !B1_currentState[0] & !write_read & !wr_data[2];
B1_disp[2]_p1_out = D1_data_write & !D1_data_out[2] & !B1_currentState[0] & write_read;
B1_disp[2]_p2_out = !B1_currentState[0] & write_read & !B1_data_write & !B1_data_out[2];
B1_disp[2]_p3_out = !write_read & !B1_rd & B1_currentState[1] & !wr_data[2];
B1_disp[2]_p4_out = !write_read & B1_currentState[1] & !wr_data[2] & !D1_stop;
B1_disp[2]_or_out = B1L20 # B1_disp[2]_p0_out # B1_disp[2]_p1_out # B1_disp[2]_p2_out # B1_disp[2]_p3_out # B1_disp[2]_p4_out;
B1_disp[2]_reg_input = !(B1_disp[2]_or_out);
B1_disp[2] = DFFE(B1_disp[2]_reg_input, GLOBAL(clock_24M), GLOBAL(reset), , );


--B1_disp[1] is iic_app:inst|disp[1]
B1_disp[1]_p0_out = !B1_currentState[0] & !write_read & !wr_data[1];
B1_disp[1]_p1_out = D1_data_write & !D1_data_out[1] & !B1_currentState[0] & write_read;
B1_disp[1]_p2_out = !B1_currentState[0] & write_read & !B1_data_write & !B1_data_out[1];
B1_disp[1]_p3_out = !write_read & !B1_rd & B1_currentState[1] & !wr_data[1];
B1_disp[1]_p4_out = !write_read & B1_currentState[1] & !wr_data[1] & !D1_stop;
B1_disp[1]_or_out = B1L21 # B1_disp[1]_p0_out # B1_disp[1]_p1_out # B1_disp[1]_p2_out # B1_disp[1]_p3_out # B1_disp[1]_p4_out;
B1_disp[1]_reg_input = !(B1_disp[1]_or_out);
B1_disp[1] = DFFE(B1_disp[1]_reg_input, GLOBAL(clock_24M), GLOBAL(reset), , );


--B1_disp[3] is iic_app:inst|disp[3]
B1_disp[3]_p0_out = !B1_currentState[0] & !write_read & !wr_data[3];
B1_disp[3]_p1_out = D1_data_write & !D1_data_out[3] & !B1_currentState[0] & write_read;
B1_disp[3]_p2_out = !B1_currentState[0] & write_read & !B1_data_write & !B1_data_out[3];
B1_disp[3]_p3_out = !write_read & !B1_rd & B1_currentState[1] & !wr_data[3];
B1_disp[3]_p4_out = !write_read & B1_currentState[1] & !wr_data[3] & !D1_stop;
B1_disp[3]_or_out = B1L22 # B1_disp[3]_p0_out # B1_disp[3]_p1_out # B1_disp[3]_p2_out # B1_disp[3]_p3_out # B1_disp[3]_p4_out;
B1_disp[3]_reg_input = !(B1_disp[3]_or_out);
B1_disp[3] = DFFE(B1_disp[3]_reg_input, GLOBAL(clock_24M), GLOBAL(reset), , );


--D1_currentState[2] is iic_controller:inst2|currentState[2]
D1_currentState[2]_p0_out = !D1_currentState[2] & D1_currentState[3];
D1_currentState[2]_p1_out = !D1_currentState[2] & !D1_currentState[0];
D1_currentState[2]_p2_out = !D1_currentState[2] & !D1_currentState[1] & !D1_acked & D1_send_devaddr_again_flag & B1_rd;
D1_currentState[2]_p4_out = !D1_currentState[1] & D1_currentState[3];
D1_currentState[2]_or_out = D1L20 # D1_currentState[2]_p0_out # D1_currentState[2]_p1_out # D1_currentState[2]_p2_out # D1_currentState[2]_p4_out;
D1_currentState[2]_reg_input = !(D1_currentState[2]_or_out);
D1_currentState[2] = DFFE(D1_currentState[2]_reg_input, !E1_carrier, GLOBAL(reset), , );


--D1_currentState[1] is iic_controller:inst2|currentState[1]
D1_currentState[1]_p0_out = D1_scl & D1_currentState[2] & D1_currentState[3] & D1_currentState[0] & D1_currentState[1];
D1_currentState[1]_p1_out = D1_scl & !D1_currentState[2] & !D1_currentState[3] & D1_currentState[0] & !B1_rd;
D1_currentState[1]_p2_out = D1_scl & !D1_currentState[2] & !D1_currentState[3] & D1_currentState[0] & !D1_send_devaddr_again_flag;
D1_currentState[1]_p4_out = !D1_currentState[2] & !D1_currentState[3] & D1_currentState[0] & D1_currentState[1];
D1_currentState[1]_or_out = D1L22 # D1_currentState[1]_p0_out # D1_currentState[1]_p1_out # D1_currentState[1]_p2_out # D1_currentState[1]_p4_out;
D1_currentState[1]_reg_input = D1_currentState[1]_or_out;
D1_currentState[1] = DFFE(D1_currentState[1]_reg_input, !E1_carrier, GLOBAL(reset), , );


--D1L49 is iic_controller:inst2|sda_write~1173
D1L49_p0_out = D1_currentState[1] & D1_currentState[0] & D1_scl & D1_sda_write;
D1L49_p1_out = !D1_bit_index[1] & !D1_bit_index[2] & !D1_bit_index[0] & D1_bit_index[3] & D1_currentState[1] & D1_currentState[2] & D1_currentState[3] & D1_currentState[0] & !D1_scl;
D1L49_p2_out = !D1_currentState[1] & D1_currentState[2] & !D1_currentState[3] & D1_currentState[0] & D1_scl & !D1_acked;
D1L49_p3_out = D1_currentState[1] & D1_scl & !D1_acked & D1_sda_write & B1_wr;
D1L49_p4_out = D1_bit_index[3] & D1_currentState[1] & D1_currentState[0] & D1_sda_write;
D1L49_or_out = D1L49_p0_out # D1L49_p1_out # D1L49_p2_out # D1L49_p3_out # D1L49_p4_out;
D1L49 = D1L49_or_out;


--D1L50 is iic_controller:inst2|sda_write~1179
D1L50_p0_out = D1_sda_write & D1_currentState[0] & D1_scl & B1_rd & D1_send_devaddr_again_flag & !D1_acked;
D1L50_p1_out = D1_currentState[1] & !D1_currentState[2] & D1_sda_write;
D1L50_p2_out = !D1_currentState[1] & D1_currentState[2] & D1_sda_write;
D1L50_p3_out = !D1_currentState[1] & D1_sda_write & D1_currentState[0] & !D1_scl & !B1_rd;
D1L50_p4_out = !D1_currentState[1] & D1_sda_write & D1_currentState[0] & !D1_scl & !D1_send_devaddr_again_flag;
D1L50_or_out = D1L50_p0_out # D1L50_p1_out # D1L50_p2_out # D1L50_p3_out # D1L50_p4_out;
D1L50 = D1L50_or_out;


--D1_sda_write is iic_controller:inst2|sda_write
D1_sda_write_p1_out = D1_currentState[1] & !D1_currentState[3] & D1_sda_write;
D1_sda_write_p2_out = !D1_currentState[1] & D1_currentState[3] & D1_sda_write;
D1_sda_write_or_out = D1L50 # D1_sda_write_p1_out # D1_sda_write_p2_out # D1L49;
D1_sda_write_reg_input = D1_sda_write_or_out;
D1_sda_write = DFFE(D1_sda_write_reg_input, !E1_carrier, GLOBAL(reset), , );


--D1_send_data[7] is iic_controller:inst2|send_data[7]
D1_send_data[7]_p0_out = GLOBAL(reset) & D1_scl & !D1_currentState[3] & !D1_currentState[1] & D1_currentState[2] & !D1_currentState[0] & D1_send_data[7] & !B1_data_write;
D1_send_data[7]_p1_out = !A1L12 & !D1_bit_index[1] & !D1_bit_index[2] & !D1_bit_index[0] & D1_acked & !D1_bit_index[3] & GLOBAL(reset) & D1_scl & !D1_currentState[3] & !D1_currentState[1] & D1_currentState[2] & D1_currentState[0] & D1_send_data[7];
D1_send_data[7]_p2_out = GLOBAL(reset) & D1_scl & !D1_currentState[3] & D1_currentState[1] & !D1_currentState[2] & D1_currentState[0] & D1_send_data[7];
D1_send_data[7]_p4_out = GLOBAL(reset) & D1_scl & !D1_currentState[3] & !D1_currentState[1] & D1_currentState[2] & !D1_currentState[0] & D1_send_data[7] & D1_data_write & !D1_data_out[7];
D1_send_data[7]_or_out = D1L68 # D1_send_data[7]_p0_out # D1_send_data[7]_p1_out # D1_send_data[7]_p2_out # D1_send_data[7]_p4_out;
D1_send_data[7]_reg_input = D1_send_data[7]_or_out;
D1_send_data[7] = TFFE(D1_send_data[7]_reg_input, !E1_carrier, , , );


--D1_send_data[5] is iic_controller:inst2|send_data[5]
D1_send_data[5]_p0_out = GLOBAL(reset) & D1_scl & !D1_currentState[3] & !D1_currentState[1] & D1_currentState[2] & !D1_currentState[0] & D1_send_data[5] & !B1_data_write;
D1_send_data[5]_p1_out = !A1L12 & !D1_bit_index[2] & !D1_bit_index[0] & D1_bit_index[1] & D1_acked & !D1_bit_index[3] & GLOBAL(reset) & D1_scl & !D1_currentState[3] & !D1_currentState[1] & D1_currentState[2] & D1_currentState[0] & D1_send_data[5];
D1_send_data[5]_p2_out = GLOBAL(reset) & D1_scl & !D1_currentState[3] & D1_currentState[1] & !D1_currentState[2] & D1_currentState[0] & D1_send_data[5];
D1_send_data[5]_p4_out = GLOBAL(reset) & D1_scl & !D1_currentState[3] & !D1_currentState[1] & D1_currentState[2] & !D1_currentState[0] & D1_send_data[5] & D1_data_write & !D1_data_out[5];
D1_send_data[5]_or_out = D1L64 # D1_send_data[5]_p0_out # D1_send_data[5]_p1_out # D1_send_data[5]_p2_out # D1_send_data[5]_p4_out;
D1_send_data[5]_reg_input = D1_send_data[5]_or_out;
D1_send_data[5] = TFFE(D1_send_data[5]_reg_input, !E1_carrier, , , );


--D1_send_data[6] is iic_controller:inst2|send_data[6]
D1_send_data[6]_p0_out = GLOBAL(reset) & D1_scl & !D1_currentState[3] & !D1_currentState[1] & !D1_currentState[0] & D1_send_data[6] & D1_currentState[2] & !B1_data_write;
D1_send_data[6]_p1_out = !A1L12 & !D1_bit_index[1] & D1_acked & !D1_bit_index[3] & !D1_bit_index[2] & D1_bit_index[0] & GLOBAL(reset) & D1_scl & !D1_currentState[3] & !D1_currentState[1] & D1_currentState[0] & D1_send_data[6];
D1_send_data[6]_p2_out = GLOBAL(reset) & D1_scl & !D1_currentState[3] & D1_currentState[0] & D1_send_data[6] & !D1_currentState[2];
D1_send_data[6]_p4_out = GLOBAL(reset) & D1_scl & !D1_currentState[3] & !D1_currentState[1] & !D1_currentState[0] & D1_send_data[6] & D1_currentState[2] & D1_data_write & !D1_data_out[6];
D1_send_data[6]_or_out = D1L66 # D1_send_data[6]_p0_out # D1_send_data[6]_p1_out # D1_send_data[6]_p2_out # D1_send_data[6]_p4_out;
D1_send_data[6]_reg_input = D1_send_data[6]_or_out;
D1_send_data[6] = TFFE(D1_send_data[6]_reg_input, !E1_carrier, , , );


--D1_send_data[4] is iic_controller:inst2|send_data[4]
D1_send_data[4]_p0_out = GLOBAL(reset) & D1_scl & !D1_currentState[3] & !D1_currentState[1] & !D1_currentState[0] & D1_send_data[4] & D1_currentState[2] & !B1_data_write;
D1_send_data[4]_p1_out = !A1L12 & D1_bit_index[1] & D1_acked & !D1_bit_index[3] & !D1_bit_index[2] & D1_bit_index[0] & GLOBAL(reset) & D1_scl & !D1_currentState[3] & !D1_currentState[1] & D1_currentState[0] & D1_send_data[4];
D1_send_data[4]_p2_out = GLOBAL(reset) & D1_scl & !D1_currentState[3] & D1_currentState[0] & D1_send_data[4] & !D1_currentState[2];
D1_send_data[4]_p4_out = GLOBAL(reset) & D1_scl & !D1_currentState[3] & !D1_currentState[1] & !D1_currentState[0] & D1_send_data[4] & D1_currentState[2] & D1_data_write & !D1_data_out[4];
D1_send_data[4]_or_out = D1L62 # D1_send_data[4]_p0_out # D1_send_data[4]_p1_out # D1_send_data[4]_p2_out # D1_send_data[4]_p4_out;
D1_send_data[4]_reg_input = D1_send_data[4]_or_out;
D1_send_data[4] = TFFE(D1_send_data[4]_reg_input, !E1_carrier, , , );


--D1_send_data[3] is iic_controller:inst2|send_data[3]
D1_send_data[3]_p0_out = GLOBAL(reset) & D1_scl & !D1_currentState[3] & !D1_currentState[1] & !D1_currentState[0] & D1_send_data[3] & D1_currentState[2] & !B1_data_out[3] & !B1_data_write;
D1_send_data[3]_p1_out = !A1L12 & !D1_bit_index[0] & D1_bit_index[2] & !D1_bit_index[1] & D1_acked & !D1_bit_index[3] & GLOBAL(reset) & D1_scl & !D1_currentState[3] & !D1_currentState[1] & D1_currentState[0] & D1_send_data[3];
D1_send_data[3]_p2_out = GLOBAL(reset) & D1_scl & !D1_currentState[3] & D1_currentState[0] & D1_send_data[3] & !D1_currentState[2];
D1_send_data[3]_p4_out = GLOBAL(reset) & D1_scl & !D1_currentState[3] & !D1_currentState[1] & !D1_currentState[0] & D1_send_data[3] & D1_currentState[2] & D1_data_write & !D1_data_out[3];
D1_send_data[3]_or_out = D1L60 # D1_send_data[3]_p0_out # D1_send_data[3]_p1_out # D1_send_data[3]_p2_out # D1_send_data[3]_p4_out;
D1_send_data[3]_reg_input = D1_send_data[3]_or_out;
D1_send_data[3] = TFFE(D1_send_data[3]_reg_input, !E1_carrier, , , );


--D1_send_data[2] is iic_controller:inst2|send_data[2]
D1_send_data[2]_p0_out = GLOBAL(reset) & D1_scl & !D1_currentState[3] & !D1_currentState[1] & !D1_currentState[0] & D1_send_data[2] & D1_currentState[2] & !B1_data_out[2] & !B1_data_write;
D1_send_data[2]_p1_out = !A1L12 & D1_bit_index[0] & D1_bit_index[2] & !D1_bit_index[1] & D1_acked & !D1_bit_index[3] & GLOBAL(reset) & D1_scl & !D1_currentState[3] & !D1_currentState[1] & D1_currentState[0] & D1_send_data[2];
D1_send_data[2]_p2_out = GLOBAL(reset) & D1_scl & !D1_currentState[3] & D1_currentState[0] & D1_send_data[2] & !D1_currentState[2];
D1_send_data[2]_p4_out = GLOBAL(reset) & D1_scl & !D1_currentState[3] & !D1_currentState[1] & !D1_currentState[0] & D1_send_data[2] & D1_currentState[2] & D1_data_write & !D1_data_out[2];
D1_send_data[2]_or_out = D1L58 # D1_send_data[2]_p0_out # D1_send_data[2]_p1_out # D1_send_data[2]_p2_out # D1_send_data[2]_p4_out;
D1_send_data[2]_reg_input = D1_send_data[2]_or_out;
D1_send_data[2] = TFFE(D1_send_data[2]_reg_input, !E1_carrier, , , );


--D1_send_data[1] is iic_controller:inst2|send_data[1]
D1_send_data[1]_p0_out = GLOBAL(reset) & D1_scl & !D1_currentState[3] & !D1_currentState[1] & !D1_currentState[0] & D1_send_data[1] & D1_currentState[2] & !B1_data_out[1] & !B1_data_write;
D1_send_data[1]_p1_out = !A1L12 & !D1_bit_index[0] & D1_bit_index[2] & D1_bit_index[1] & D1_acked & !D1_bit_index[3] & GLOBAL(reset) & D1_scl & !D1_currentState[3] & !D1_currentState[1] & D1_currentState[0] & D1_send_data[1];
D1_send_data[1]_p2_out = GLOBAL(reset) & D1_scl & !D1_currentState[3] & D1_currentState[0] & D1_send_data[1] & !D1_currentState[2];
D1_send_data[1]_p4_out = GLOBAL(reset) & D1_scl & !D1_currentState[3] & !D1_currentState[1] & !D1_currentState[0] & D1_send_data[1] & D1_currentState[2] & D1_data_write & !D1_data_out[1];
D1_send_data[1]_or_out = D1L56 # D1_send_data[1]_p0_out # D1_send_data[1]_p1_out # D1_send_data[1]_p2_out # D1_send_data[1]_p4_out;
D1_send_data[1]_reg_input = D1_send_data[1]_or_out;
D1_send_data[1] = TFFE(D1_send_data[1]_reg_input, !E1_carrier, , , );


--D1L46 is iic_controller:inst2|sda_out~2423
D1L46_p0_out = !D1_currentState[3] & !D1_scl & !D1_currentState[1] & !D1_currentState[2] & B1_rd & D1_send_devaddr_again_flag;
D1L46_p1_out = !D1_currentState[3] & !D1_scl & D1_sda_out;
D1L46_p2_out = !D1_scl & D1_sda_out & !D1_currentState[1];
D1L46_p3_out = !D1_currentState[3] & !D1_currentState[1] & !D1_currentState[2] & !D1_currentState[0];
D1L46_p4_out = !D1_currentState[3] & D1_sda_out & B1_rd & D1_send_devaddr_again_flag & !D1_acked;
D1L46_or_out = D1L46_p0_out # D1L46_p1_out # D1L46_p2_out # D1L46_p3_out # D1L46_p4_out;
D1L46 = D1L46_or_out;