iic.map.eqn

VHDL基础的编程源代码

--D1_send_devaddr_again_flag is iic_controller:inst2|send_devaddr_again_flag
D1_send_devaddr_again_flag_p1_out = !B1_wr & D1_scl & B1_rd & D1_currentState[1] & !D1_currentState[2] & !D1_currentState[3] & D1_currentState[0] & GLOBAL(reset) & !D1_send_devaddr_again_flag;
D1_send_devaddr_again_flag_p2_out = D1_scl & B1_rd & !D1_currentState[1] & !D1_currentState[2] & !D1_currentState[3] & GLOBAL(reset) & D1_send_devaddr_again_flag & D1_acked;
D1_send_devaddr_again_flag_p4_out = !D1_currentState[1] & !D1_currentState[2] & !D1_currentState[3] & !D1_currentState[0] & GLOBAL(reset) & D1_send_devaddr_again_flag;
D1_send_devaddr_again_flag_or_out = D1_send_devaddr_again_flag_p1_out # D1_send_devaddr_again_flag_p2_out # D1_send_devaddr_again_flag_p4_out;
D1_send_devaddr_again_flag_reg_input = D1_send_devaddr_again_flag_or_out;
D1_send_devaddr_again_flag = TFFE(D1_send_devaddr_again_flag_reg_input, !E1_carrier, , , );


--D1_bit_index[0] is iic_controller:inst2|bit_index[0]
D1_bit_index[0]_p0_out = !D1_currentState[0] & D1_scl & !D1_currentState[1] & D1_currentState[2] & GLOBAL(reset) & !D1_currentState[3] & D1_bit_index[0];
D1_bit_index[0]_p1_out = D1_currentState[0] & !D1_scl & D1_currentState[1] & D1_currentState[2] & GLOBAL(reset) & D1_currentState[3] & !D1_bit_index[3];
D1_bit_index[0]_p2_out = D1_currentState[0] & D1_currentState[1] & D1_currentState[2] & GLOBAL(reset) & D1_currentState[3] & D1_bit_index[3] & D1_bit_index[0];
D1_bit_index[0]_p4_out = D1_currentState[0] & D1_scl & !D1_currentState[2] & GLOBAL(reset) & !D1_currentState[3] & D1_bit_index[0];
D1_bit_index[0]_or_out = D1L5 # D1_bit_index[0]_p0_out # D1_bit_index[0]_p1_out # D1_bit_index[0]_p2_out # D1_bit_index[0]_p4_out;
D1_bit_index[0]_reg_input = D1_bit_index[0]_or_out;
D1_bit_index[0] = TFFE(D1_bit_index[0]_reg_input, !E1_carrier, , , );


--D1_bit_index[1] is iic_controller:inst2|bit_index[1]
D1_bit_index[1]_p0_out = D1_currentState[1] & GLOBAL(reset) & D1_currentState[3] & D1_currentState[2] & D1_currentState[0] & D1_bit_index[3] & D1_bit_index[1];
D1_bit_index[1]_p1_out = D1_bit_index[0] & !D1_scl & D1_currentState[1] & GLOBAL(reset) & D1_currentState[3] & D1_currentState[2] & D1_currentState[0] & !D1_bit_index[3];
D1_bit_index[1]_p2_out = D1_scl & GLOBAL(reset) & !D1_currentState[3] & !D1_currentState[2] & D1_currentState[0] & D1_bit_index[1];
D1_bit_index[1]_p4_out = D1_scl & !D1_currentState[1] & GLOBAL(reset) & !D1_currentState[3] & D1_currentState[2] & !D1_currentState[0] & D1_bit_index[1];
D1_bit_index[1]_or_out = D1L7 # D1_bit_index[1]_p0_out # D1_bit_index[1]_p1_out # D1_bit_index[1]_p2_out # D1_bit_index[1]_p4_out;
D1_bit_index[1]_reg_input = D1_bit_index[1]_or_out;
D1_bit_index[1] = TFFE(D1_bit_index[1]_reg_input, !E1_carrier, , , );


--D1_nextState[3] is iic_controller:inst2|nextState[3]
D1_nextState[3]_p0_out = D1_scl & GLOBAL(reset) & !D1_currentState[3] & !D1_currentState[2] & !D1_currentState[1] & D1_currentState[0] & D1_nextState[3] & !D1_send_devaddr_again_flag;
D1_nextState[3]_p1_out = B1_rd & D1_scl & GLOBAL(reset) & !D1_currentState[3] & !D1_currentState[2] & D1_currentState[1] & D1_currentState[0] & D1_nextState[3];
D1_nextState[3]_p2_out = !B1_rd & D1_scl & GLOBAL(reset) & !D1_currentState[3] & !D1_currentState[2] & !D1_currentState[1] & D1_currentState[0] & D1_nextState[3];
D1_nextState[3]_p4_out = D1_scl & GLOBAL(reset) & !D1_currentState[3] & !D1_currentState[2] & !D1_currentState[1] & D1_currentState[0] & D1_nextState[3] & D1_acked;
D1_nextState[3]_or_out = D1L41 # D1_nextState[3]_p0_out # D1_nextState[3]_p1_out # D1_nextState[3]_p2_out # D1_nextState[3]_p4_out;
D1_nextState[3]_reg_input = D1_nextState[3]_or_out;
D1_nextState[3] = TFFE(D1_nextState[3]_reg_input, !E1_carrier, , , );


--D1_bit_index[2] is iic_controller:inst2|bit_index[2]
D1_bit_index[2]_p0_out = D1_currentState[2] & D1_currentState[0] & D1_currentState[3] & GLOBAL(reset) & D1_currentState[1] & D1_bit_index[3] & D1_bit_index[2];
D1_bit_index[2]_p1_out = D1_bit_index[1] & !D1_scl & D1_bit_index[0] & D1_currentState[2] & D1_currentState[0] & D1_currentState[3] & GLOBAL(reset) & D1_currentState[1] & !D1_bit_index[3];
D1_bit_index[2]_p2_out = D1_scl & !D1_currentState[2] & D1_currentState[0] & !D1_currentState[3] & GLOBAL(reset) & D1_bit_index[2];
D1_bit_index[2]_p4_out = D1_scl & D1_currentState[2] & !D1_currentState[0] & !D1_currentState[3] & GLOBAL(reset) & !D1_currentState[1] & D1_bit_index[2];
D1_bit_index[2]_or_out = D1L9 # D1_bit_index[2]_p0_out # D1_bit_index[2]_p1_out # D1_bit_index[2]_p2_out # D1_bit_index[2]_p4_out;
D1_bit_index[2]_reg_input = D1_bit_index[2]_or_out;
D1_bit_index[2] = TFFE(D1_bit_index[2]_reg_input, !E1_carrier, , , );


--D1_bit_index[3] is iic_controller:inst2|bit_index[3]
D1_bit_index[3]_p0_out = D1_currentState[2] & !D1_currentState[0] & GLOBAL(reset) & !D1_currentState[1] & !D1_currentState[3] & D1_bit_index[3] & D1_scl;
D1_bit_index[3]_p1_out = D1_bit_index[2] & D1_currentState[2] & D1_currentState[0] & GLOBAL(reset) & D1_currentState[1] & D1_currentState[3] & D1_bit_index[3];
D1_bit_index[3]_p2_out = D1_currentState[2] & D1_currentState[0] & GLOBAL(reset) & D1_currentState[1] & D1_currentState[3] & D1_bit_index[3] & D1_bit_index[0];
D1_bit_index[3]_p4_out = D1_currentState[2] & D1_currentState[0] & GLOBAL(reset) & D1_currentState[1] & D1_currentState[3] & D1_bit_index[3] & !D1_scl;
D1_bit_index[3]_or_out = D1L11 # D1_bit_index[3]_p0_out # D1_bit_index[3]_p1_out # D1_bit_index[3]_p2_out # D1_bit_index[3]_p4_out;
D1_bit_index[3]_reg_input = D1_bit_index[3]_or_out;
D1_bit_index[3] = TFFE(D1_bit_index[3]_reg_input, !E1_carrier, , , );


--D1_data_out[7] is iic_controller:inst2|data_out[7]
D1_data_out[7]_p1_out = D1_send_data[7] & GLOBAL(reset) & D1_currentState[2] & !D1_currentState[1] & !D1_currentState[3] & D1_currentState[0] & D1_bit_index[3] & !D1_bit_index[1] & !D1_bit_index[2] & !D1_bit_index[0] & D1_scl & D1_acked & !D1_data_out[7];
D1_data_out[7]_p2_out = !D1_send_data[7] & GLOBAL(reset) & D1_currentState[2] & !D1_currentState[1] & !D1_currentState[3] & D1_currentState[0] & D1_bit_index[3] & !D1_bit_index[1] & !D1_bit_index[2] & !D1_bit_index[0] & D1_scl & D1_acked & D1_data_out[7];
D1_data_out[7]_or_out = D1_data_out[7]_p1_out # D1_data_out[7]_p2_out;
D1_data_out[7]_reg_input = D1_data_out[7]_or_out;
D1_data_out[7] = TFFE(D1_data_out[7]_reg_input, !E1_carrier, , , );


--D1_data_out[6] is iic_controller:inst2|data_out[6]
D1_data_out[6]_p1_out = D1_send_data[6] & GLOBAL(reset) & D1_currentState[2] & !D1_currentState[1] & !D1_currentState[3] & D1_currentState[0] & D1_bit_index[3] & !D1_bit_index[1] & !D1_bit_index[2] & !D1_bit_index[0] & D1_scl & D1_acked & !D1_data_out[6];
D1_data_out[6]_p2_out = !D1_send_data[6] & GLOBAL(reset) & D1_currentState[2] & !D1_currentState[1] & !D1_currentState[3] & D1_currentState[0] & D1_bit_index[3] & !D1_bit_index[1] & !D1_bit_index[2] & !D1_bit_index[0] & D1_scl & D1_acked & D1_data_out[6];
D1_data_out[6]_or_out = D1_data_out[6]_p1_out # D1_data_out[6]_p2_out;
D1_data_out[6]_reg_input = D1_data_out[6]_or_out;
D1_data_out[6] = TFFE(D1_data_out[6]_reg_input, !E1_carrier, , , );


--D1_data_out[5] is iic_controller:inst2|data_out[5]
D1_data_out[5]_p1_out = D1_send_data[5] & GLOBAL(reset) & D1_currentState[2] & !D1_currentState[1] & !D1_currentState[3] & D1_currentState[0] & D1_bit_index[3] & !D1_bit_index[1] & !D1_bit_index[2] & !D1_bit_index[0] & D1_scl & D1_acked & !D1_data_out[5];
D1_data_out[5]_p2_out = !D1_send_data[5] & GLOBAL(reset) & D1_currentState[2] & !D1_currentState[1] & !D1_currentState[3] & D1_currentState[0] & D1_bit_index[3] & !D1_bit_index[1] & !D1_bit_index[2] & !D1_bit_index[0] & D1_scl & D1_acked & D1_data_out[5];
D1_data_out[5]_or_out = D1_data_out[5]_p1_out # D1_data_out[5]_p2_out;
D1_data_out[5]_reg_input = D1_data_out[5]_or_out;
D1_data_out[5] = TFFE(D1_data_out[5]_reg_input, !E1_carrier, , , );


--D1_data_out[4] is iic_controller:inst2|data_out[4]
D1_data_out[4]_p1_out = D1_send_data[4] & GLOBAL(reset) & D1_currentState[2] & !D1_currentState[1] & !D1_currentState[3] & D1_currentState[0] & D1_bit_index[3] & !D1_bit_index[1] & !D1_bit_index[2] & !D1_bit_index[0] & D1_scl & D1_acked & !D1_data_out[4];
D1_data_out[4]_p2_out = !D1_send_data[4] & GLOBAL(reset) & D1_currentState[2] & !D1_currentState[1] & !D1_currentState[3] & D1_currentState[0] & D1_bit_index[3] & !D1_bit_index[1] & !D1_bit_index[2] & !D1_bit_index[0] & D1_scl & D1_acked & D1_data_out[4];
D1_data_out[4]_or_out = D1_data_out[4]_p1_out # D1_data_out[4]_p2_out;
D1_data_out[4]_reg_input = D1_data_out[4]_or_out;
D1_data_out[4] = TFFE(D1_data_out[4]_reg_input, !E1_carrier, , , );


--D1_data_out[3] is iic_controller:inst2|data_out[3]
D1_data_out[3]_p1_out = D1_send_data[3] & GLOBAL(reset) & D1_currentState[2] & !D1_currentState[1] & !D1_currentState[3] & D1_currentState[0] & D1_bit_index[3] & !D1_bit_index[1] & !D1_bit_index[2] & !D1_bit_index[0] & D1_scl & D1_acked & !D1_data_out[3];
D1_data_out[3]_p2_out = !D1_send_data[3] & GLOBAL(reset) & D1_currentState[2] & !D1_currentState[1] & !D1_currentState[3] & D1_currentState[0] & D1_bit_index[3] & !D1_bit_index[1] & !D1_bit_index[2] & !D1_bit_index[0] & D1_scl & D1_acked & D1_data_out[3];
D1_data_out[3]_or_out = D1_data_out[3]_p1_out # D1_data_out[3]_p2_out;
D1_data_out[3]_reg_input = D1_data_out[3]_or_out;
D1_data_out[3] = TFFE(D1_data_out[3]_reg_input, !E1_carrier, , , );


--D1_data_out[2] is iic_controller:inst2|data_out[2]
D1_data_out[2]_p1_out = D1_send_data[2] & GLOBAL(reset) & D1_currentState[2] & !D1_currentState[1] & !D1_currentState[3] & D1_currentState[0] & D1_bit_index[3] & !D1_bit_index[1] & !D1_bit_index[2] & !D1_bit_index[0] & D1_scl & D1_acked & !D1_data_out[2];
D1_data_out[2]_p2_out = !D1_send_data[2] & GLOBAL(reset) & D1_currentState[2] & !D1_currentState[1] & !D1_currentState[3] & D1_currentState[0] & D1_bit_index[3] & !D1_bit_index[1] & !D1_bit_index[2] & !D1_bit_index[0] & D1_scl & D1_acked & D1_data_out[2];
D1_data_out[2]_or_out = D1_data_out[2]_p1_out # D1_data_out[2]_p2_out;
D1_data_out[2]_reg_input = D1_data_out[2]_or_out;
D1_data_out[2] = TFFE(D1_data_out[2]_reg_input, !E1_carrier, , , );


--D1_data_out[1] is iic_controller:inst2|data_out[1]
D1_data_out[1]_p1_out = D1_send_data[1] & GLOBAL(reset) & D1_currentState[2] & !D1_currentState[1] & !D1_currentState[3] & D1_currentState[0] & D1_bit_index[3] & !D1_bit_index[1] & !D1_bit_index[2] & !D1_bit_index[0] & D1_scl & D1_acked & !D1_data_out[1];
D1_data_out[1]_p2_out = !D1_send_data[1] & GLOBAL(reset) & D1_currentState[2] & !D1_currentState[1] & !D1_currentState[3] & D1_currentState[0] & D1_bit_index[3] & !D1_bit_index[1] & !D1_bit_index[2] & !D1_bit_index[0] & D1_scl & D1_acked & D1_data_out[1];
D1_data_out[1]_or_out = D1_data_out[1]_p1_out # D1_data_out[1]_p2_out;
D1_data_out[1]_reg_input = D1_data_out[1]_or_out;
D1_data_out[1] = TFFE(D1_data_out[1]_reg_input, !E1_carrier, , , );


--D1_currentState[3] is iic_controller:inst2|currentState[3]
D1_currentState[3]_p0_out = !D1_scl & D1_currentState[0] & D1_currentState[3] & D1_bit_index[3] & !D1_bit_index[1] & !D1_bit_index[2] & !D1_bit_index[0] & !D1_nextState[3];
D1_currentState[3]_p1_out = !B1_wr & D1_scl & !D1_currentState[0] & D1_currentState[3];
D1_currentState[3]_p2_out = D1_currentState[3] & !D1_currentState[2];
D1_currentState[3]_p4_out = D1_currentState[3] & !D1_currentState[1];
D1_currentState[3]_or_out = D1L18 # D1_currentState[3]_p0_out # D1_currentState[3]_p1_out # D1_currentState[3]_p2_out # D1_currentState[3]_p4_out;
D1_currentState[3]_reg_input = D1_currentState[3]_or_out;
D1_currentState[3] = TFFE(D1_currentState[3]_reg_input, !E1_carrier, GLOBAL(reset), , );


--D1_acked is iic_controller:inst2|acked
D1_acked_p0_out = !D1_currentState[1] & GLOBAL(reset) & D1_currentState[2] & D1_scl & !D1_currentState[0] & !D1_currentState[3] & D1_acked;
D1_acked_p1_out = !D1_currentState[1] & GLOBAL(reset) & D1_currentState[2] & D1_scl & D1_currentState[0] & !D1_currentState[3] & !D1_acked;
D1_acked_p2_out = !D1_currentState[1] & GLOBAL(reset) & D1_scl & D1_currentState[0] & !D1_currentState[3] & !D1_acked & B1_rd & D1_send_devaddr_again_flag;
D1_acked_p4_out = D1_currentState[1] & GLOBAL(reset) & D1_currentState[2] & !D1_scl & D1_currentState[0] & D1_currentState[3] & D1_acked & D1_bit_index[3] & !D1_bit_index[1] & !D1_bit_index[2] & !D1_bit_index[0];
D1_acked_or_out = D1L2 # D1_acked_p0_out # D1_acked_p1_out # D1_acked_p2_out # D1_acked_p4_out;
D1_acked_reg_input = D1_acked_or_out;
D1_acked = TFFE(D1_acked_reg_input, !E1_carrier, , , );


--D1_stop is iic_controller:inst2|stop
D1_stop_p1_out = D1_acked & D1_scl & D1_currentState[3] & D1_currentState[2] & D1_currentState[1] & !D1_currentState[0] & !D1_stop;
D1_stop_p2_out = D1_scl & D1_currentState[3] & D1_currentState[2] & D1_currentState[1] & !D1_currentState[0] & !D1_stop & !B1_wr;
D1_stop_p4_out = !D1_currentState[3] & !D1_currentState[2] & !D1_currentState[1] & !D1_currentState[0] & D1_stop;
D1_stop_or_out = D1_stop_p1_out # D1_stop_p2_out # D1_stop_p4_out;
D1_stop_reg_input = D1_stop_or_out;
D1_stop = TFFE(D1_stop_reg_input, !E1_carrier, GLOBAL(reset), , );


--D1_nextState[1] is iic_controller:inst2|nextState[1]
D1_nextState[1]_p0_out = D1_scl & GLOBAL(reset) & !D1_currentState[3] & D1_send_devaddr_again_flag & !D1_currentState[2] & D1_currentState[0] & D1_nextState[1] & B1_rd & D1_acked;
D1_nextState[1]_p1_out = !D1_currentState[1] & D1_scl & GLOBAL(reset) & !D1_currentState[3] & !D1_send_devaddr_again_flag & !D1_currentState[2] & D1_currentState[0] & !D1_nextState[1];
D1_nextState[1]_p2_out = D1_currentState[1] & D1_scl & GLOBAL(reset) & !D1_currentState[3] & !D1_currentState[2] & D1_currentState[0] & D1_nextState[1] & B1_rd;
D1_nextState[1]_p4_out = D1_currentState[1] & D1_scl & GLOBAL(reset) & !D1_currentState[3] & !D1_currentState[2] & D1_currentState[0] & D1_nextState[1] & B1_wr;
D1_nextState[1]_or_out = D1L37 # D1_nextState[1]_p0_out # D1_nextState[1]_p1_out # D1_nextState[1]_p2_out # D1_nextState[1]_p4_out;
D1_nextState[1]_reg_input = D1_nextState[1]_or_out;
D1_nextState[1] = TFFE(D1_nextState[1]_reg_input, !E1_carrier, , , );


--B1_rd is iic_app:inst|rd
B1_rd_p1_out = B1_currentState[1] & !B1_currentState[0];
B1_rd_p2_out = B1_rd & !D1_stop;
B1_rd_or_out = B1_rd_p1_out # B1_rd_p2_out;
B1_rd_reg_input = B1_rd_or_out;
B1_rd = DFFE(B1_rd_reg_input, GLOBAL(clock_24M), GLOBAL(reset), , B1_currentState[1]);


--D1_data_write is iic_controller:inst2|data_write
D1_data_write_p1_out = B1_rd & GLOBAL(reset) & !D1_currentState[2] & !D1_currentState[1] & !D1_currentState[3] & !D1_currentState[0] & !D1_data_write;
D1_data_write_p2_out = !B1_rd & GLOBAL(reset) & !D1_currentState[2] & !D1_currentState[1] & !D1_currentState[3] & !D1_currentState[0] & D1_data_write & B1_wr;
D1_data_write_or_out = D1_data_write_p1_out # D1_data_write_p2_out;
D1_data_write_reg_input = D1_data_write_or_out;
D1_data_write = TFFE(D1_data_write_reg_input, !E1_carrier, , , );


--D1_nextState[0] is iic_controller:inst2|nextState[0]
D1_nextState[0]_p0_out = D1_scl & GLOBAL(reset) & !D1_currentState[3] & !D1_currentState[2] & D1_currentState[1] & D1_currentState[0] & D1_nextState[0] & B1_wr;
D1_nextState[0]_p1_out = !D1_send_devaddr_again_flag & D1_scl & GLOBAL(reset) & !D1_currentState[3] & !D1_currentState[2] & !D1_currentState[1] & D1_currentState[0] & !D1_nextState[0];
D1_nextState[0]_p2_out = D1_scl & GLOBAL(reset) & !D1_currentState[3] & !D1_currentState[2] & D1_currentState[1] & D1_currentState[0] & !D1_nextState[0] & B1_rd & !B1_wr;
D1_nextState[0]_p4_out = D1_scl & GLOBAL(reset) & !D1_currentState[3] & D1_currentState[2] & !D1_currentState[1] & !D1_currentState[0] & D1_nextState[0];
D1_nextState[0]_or_out = D1L35 # D1_nextState[0]_p0_out # D1_nextState[0]_p1_out # D1_nextState[0]_p2_out # D1_nextState[0]_p4_out;
D1_nextState[0]_reg_input = D1_nextState[0]_or_out;
D1_nextState[0] = TFFE(D1_nextState[0]_reg_input, !E1_carrier, , , );