iic.fit.rpt

VHDL基础的编程源代码

+------------------+
; Fitter Equations ;
+------------------+
The equations can be found in H:/03-源码文件/VHDL/15-IIC读写/iic.fit.eqn.


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in H:/03-源码文件/VHDL/15-IIC读写/iic.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+-----------------------------------+--------------------------------------+
; Resource                          ; Usage                                ;
+-----------------------------------+--------------------------------------+
; Logic cells                       ; 107 / 128 ( 84 % )                   ;
; Registers                         ; 58 / 128 ( 45 % )                    ;
; Number of pterms used             ; 375                                  ;
; User inserted logic elements      ; 0                                    ;
; I/O pins                          ; 27 / 80 ( 34 % )                     ;
;     -- Clock pins                 ; 1 / 2 ( 50 % )                       ;
;     -- Dedicated input pins       ; 1 / 2 ( 50 % )                       ;
; Global signals                    ; 2                                    ;
; Shareable expanders               ; 0 / 128 ( 0 % )                      ;
; Parallel expanders                ; 29 / 120 ( 24 % )                    ;
; Cells using turbo bit             ; 107 / 128 ( 84 % )                   ;
; Maximum fan-out node              ; reset                                ;
; Maximum fan-out                   ; 84                                   ;
; Highest non-global fan-out signal ; iic_controller:inst2|currentState[1] ;
; Highest non-global fan-out        ; 63                                   ;
; Total fan-out                     ; 1083                                 ;
; Average fan-out                   ; 8.08                                 ;
+-----------------------------------+--------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                      ;
+------------+-------+----------+-----+-----------------------+--------------------+--------+--------------+----------------------+
; Name       ; Pin # ; I/O Bank ; LAB ; Combinational Fan-Out ; Registered Fan-Out ; Global ; I/O Standard ; Location assigned by ;
+------------+-------+----------+-----+-----------------------+--------------------+--------+--------------+----------------------+
; clock_24M  ; 87    ; --       ; --  ; 23                    ; 0                  ; yes    ; LVTTL        ; User                 ;
; reset      ; 89    ; --       ; --  ; 84                    ; 0                  ; yes    ; LVTTL        ; User                 ;
; wr_data[0] ; 92    ; --       ; 1   ; 3                     ; 0                  ; no     ; LVTTL        ; User                 ;
; wr_data[1] ; 93    ; --       ; 1   ; 2                     ; 0                  ; no     ; LVTTL        ; User                 ;
; wr_data[2] ; 94    ; --       ; 1   ; 2                     ; 0                  ; no     ; LVTTL        ; User                 ;
; wr_data[3] ; 96    ; --       ; 1   ; 2                     ; 0                  ; no     ; LVTTL        ; User                 ;
; write_read ; 97    ; --       ; 1   ; 17                    ; 0                  ; no     ; LVTTL        ; User                 ;
+------------+-------+----------+-----+-----------------------+--------------------+--------+--------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                  ;
+-----------------+-------+----------+-----+-----------------+----------------+------------+---------------+--------------+----------------------+-------------+
; Name            ; Pin # ; I/O Bank ; LAB ; Output Register ; Slow Slew Rate ; Open Drain ; TRI Primitive ; I/O Standard ; Location assigned by ; Load        ;
+-----------------+-------+----------+-----+-----------------+----------------+------------+---------------+--------------+----------------------+-------------+
; led_cs[0]       ; 76    ; --       ; 8   ; no              ; no             ; no         ; no            ; LVTTL        ; User                 ; Unspecified ;
; led_cs[1]       ; 77    ; --       ; 8   ; no              ; no             ; no         ; no            ; LVTTL        ; User                 ; Unspecified ;
; led_cs[2]       ; 79    ; --       ; 8   ; no              ; no             ; no         ; no            ; LVTTL        ; User                 ; Unspecified ;
; led_cs[3]       ; 80    ; --       ; 8   ; no              ; no             ; no         ; no            ; LVTTL        ; User                 ; Unspecified ;
; led_cs[4]       ; 81    ; --       ; 8   ; no              ; no             ; no         ; no            ; LVTTL        ; User                 ; Unspecified ;
; led_cs[5]       ; 83    ; --       ; 8   ; no              ; no             ; no         ; no            ; LVTTL        ; User                 ; Unspecified ;
; scl             ; 100   ; --       ; 1   ; no              ; no             ; no         ; no            ; LVTTL        ; User                 ; Unspecified ;
; seg7led_bits[0] ; 64    ; --       ; 7   ; no              ; no             ; no         ; no            ; LVTTL        ; User                 ; Unspecified ;
; seg7led_bits[1] ; 67    ; --       ; 7   ; no              ; no             ; no         ; no            ; LVTTL        ; User                 ; Unspecified ;
; seg7led_bits[2] ; 68    ; --       ; 7   ; no              ; no             ; no         ; no            ; LVTTL        ; User                 ; Unspecified ;
; seg7led_bits[3] ; 69    ; --       ; 7   ; no              ; no             ; no         ; no            ; LVTTL        ; User                 ; Unspecified ;
; seg7led_bits[4] ; 70    ; --       ; 7   ; no              ; no             ; no         ; no            ; LVTTL        ; User                 ; Unspecified ;
; seg7led_bits[5] ; 71    ; --       ; 7   ; no              ; no             ; no         ; no            ; LVTTL        ; User                 ; Unspecified ;
; seg7led_bits[6] ; 72    ; --       ; 7   ; no              ; no             ; no         ; no            ; LVTTL        ; User                 ; Unspecified ;
; seg7led_bits[7] ; 75    ; --       ; 8   ; no              ; no             ; no         ; no            ; LVTTL        ; User                 ; Unspecified ;
+-----------------+-------+----------+-----+-----------------+----------------+------------+---------------+--------------+----------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                              ;
+------+-------+----------+-----+-----------------------+--------------------+--------+-----------------+----------------+------------+--------------+----------------------+-------------+
; Name ; Pin # ; I/O Bank ; LAB ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Output Register ; Slow Slew Rate ; Open Drain ; I/O Standard ; Location assigned by ; Load        ;
+------+-------+----------+-----+-----------------------+--------------------+--------+-----------------+----------------+------------+--------------+----------------------+-------------+
; sda  ; 99    ; --       ; 1   ; 16                    ; 0                  ; no     ; no              ; no             ; no         ; LVTTL        ; User                 ; Unspecified ;
+------+-------+----------+-----+-----------------------+--------------------+--------+-----------------+----------------+------------+--------------+----------------------+-------------+


+--------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                       ;
+----------+------------+----------+-----------------+--------+--------------+---------+-----------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage  ; Dir.   ; I/O Standard ; Voltage ; User Assignment ;
+----------+------------+----------+-----------------+--------+--------------+---------+-----------------+
; 1        ; 12         ; --       ; RESERVED_INPUT  ;        ;              ;         ;                 ;
; 2        ; 13         ; --       ; RESERVED_INPUT  ;        ;              ;         ;                 ;
; 3        ; 14         ; --       ; VCCIO           ; power  ;              ; 3.3V    ;                 ;
; 4        ; 15         ; --       ; +TDI            ; input  ; LVTTL        ;         ; N               ;
; 5        ; 16         ; --       ; RESERVED_INPUT  ;        ;              ;         ;                 ;
; 6        ; 17         ; --       ; RESERVED_INPUT  ;        ;              ;         ;                 ;
; 7        ; 18         ; --       ; RESERVED_INPUT  ;        ;              ;         ;                 ;
; 8        ; 19         ; --       ; RESERVED_INPUT  ;        ;              ;         ;                 ;
; 9        ; 20         ; --       ; RESERVED_INPUT  ;        ;              ;         ;                 ;
; 10       ; 21         ; --       ; RESERVED_INPUT  ;        ;              ;         ;                 ;
; 11       ; 22         ; --       ; GND             ; gnd    ;              ;         ;                 ;
; 12       ; 23         ; --       ; RESERVED_INPUT  ;        ;              ;         ;                 ;