keyboard1.fit.eqn

VHDL基础的编程源代码

J1_dffs[1] = DFFE(J1_dffs[1]_reg_input, !B1_carrier, GLOBAL(reset), , );


--J1_dffs[3] is delay_kbtingle:inst4|lpm_counter:currentState_rtl_0|dffs[3] at LC41
J1_dffs[3]_p1_out = D1_scan_start & !J1_dffs[2] & J1_dffs[3] & !J1_dffs[1] & !J1_dffs[0];
J1_dffs[3]_p2_out = D1_scan_start & J1_dffs[2] & !J1_dffs[3] & J1_dffs[1] & J1_dffs[0];
J1_dffs[3]_or_out = J1_dffs[3]_p1_out # J1_dffs[3]_p2_out;
J1_dffs[3]_reg_input = J1_dffs[3]_or_out;
J1_dffs[3] = DFFE(J1_dffs[3]_reg_input, !B1_carrier, GLOBAL(reset), , );


--D1L42Q is delay_kbtingle:inst4|scan_start~0 at LC42
D1L42Q_or_out = VCC;
D1L42Q_reg_input = D1L42Q_or_out;
D1L42Q_p2_out = J1_dffs[3] & J1_dffs[2] & J1_dffs[1] & J1_dffs[0];
D1L42Q = DFFE(D1L42Q_reg_input, !B2_carrier, !D1L42Q_p2_out, , );


--D1_scan_start is delay_kbtingle:inst4|scan_start at LC82
D1_scan_start_or_out = D1L42Q;
D1_scan_start_reg_input = D1_scan_start_or_out;
D1_scan_start = DFFE(D1_scan_start_reg_input, !B1_carrier, GLOBAL(reset), , );


--D1L9 is delay_kbtingle:inst4|key_down~315 at LC27
D1L9_p0_out = D1_scan_start & !J1_dffs[0] & J1_dffs[3] & !J1_dffs[2] & !J1_dffs[1];
D1L9_p1_out = D1L35 & row_data[0] & !D1L36 & !row_data[1] & D1L37 & row_data[2] & D1L38 & row_data[3] & D1_scan_start & J1_dffs[0] & !J1_dffs[3] & J1_dffs[2];
D1L9_p2_out = D1L35 & row_data[0] & D1L36 & row_data[1] & !D1L37 & !row_data[2] & D1L38 & row_data[3] & D1_scan_start & J1_dffs[0] & !J1_dffs[3] & J1_dffs[2];
D1L9_p3_out = D1L35 & row_data[0] & D1L36 & row_data[1] & D1L37 & row_data[2] & !D1L38 & !row_data[3] & D1_scan_start & J1_dffs[0] & !J1_dffs[3] & J1_dffs[2];
D1L9_p4_out = D1_scan_start & !J1_dffs[3] & J1_dffs[2] & J1_dffs[1];
D1L9_or_out = D1L16 # D1L9_p0_out # D1L9_p1_out # D1L9_p2_out # D1L9_p3_out # D1L9_p4_out;
D1L9 = D1L9_or_out;


--D1L40 is delay_kbtingle:inst4|process0~100 at LC29
D1L40_p1_out = D1_scan_start & !D1L35 & !row_data[0] & D1L36 & row_data[1] & D1L37 & row_data[2] & D1L38 & row_data[3] & J1_dffs[2] & !J1_dffs[3] & !J1_dffs[1] & J1_dffs[0];
D1L40_p2_out = D1_scan_start & D1L35 & row_data[0] & !D1L36 & !row_data[1] & D1L37 & row_data[2] & D1L38 & row_data[3] & J1_dffs[2] & !J1_dffs[3] & !J1_dffs[1] & J1_dffs[0];
D1L40_p3_out = D1_scan_start & D1L35 & row_data[0] & D1L36 & row_data[1] & !D1L37 & !row_data[2] & D1L38 & row_data[3] & J1_dffs[2] & !J1_dffs[3] & !J1_dffs[1] & J1_dffs[0];
D1L40_p4_out = D1_scan_start & D1L35 & row_data[0] & D1L36 & row_data[1] & D1L37 & row_data[2] & !D1L38 & !row_data[3] & J1_dffs[2] & !J1_dffs[3] & !J1_dffs[1] & J1_dffs[0];
D1L40_or_out = D1L40_p1_out # D1L40_p2_out # D1L40_p3_out # D1L40_p4_out;
D1L40 = D1L40_or_out;


--D1L8 is delay_kbtingle:inst4|key_data[7]~66 at LC62
D1L8_p1_out = D1L40 & !C1_row_select[3];
D1L8_p2_out = !D1L40 & D1L8;
D1L8_p3_out = D1L8 & !C1_row_select[3];
D1L8_or_out = D1L8_p1_out # D1L8_p2_out # D1L8_p3_out;
D1L8 = D1L8_or_out;


--D1L7 is delay_kbtingle:inst4|key_data[6]~70 at LC57
D1L7_p1_out = D1L40 & !C1_row_select[2];
D1L7_p2_out = !D1L40 & D1L7;
D1L7_p3_out = D1L7 & !C1_row_select[2];
D1L7_or_out = D1L7_p1_out # D1L7_p2_out # D1L7_p3_out;
D1L7 = D1L7_or_out;


--D1L6 is delay_kbtingle:inst4|key_data[5]~74 at LC61
D1L6_p1_out = D1L40 & !C1_row_select[1];
D1L6_p2_out = !D1L40 & D1L6;
D1L6_p3_out = D1L6 & !C1_row_select[1];
D1L6_or_out = D1L6_p1_out # D1L6_p2_out # D1L6_p3_out;
D1L6 = D1L6_or_out;


--D1L5 is delay_kbtingle:inst4|key_data[4]~78 at LC64
D1L5_p1_out = D1L40 & !C1_row_select[0];
D1L5_p2_out = !D1L40 & D1L5;
D1L5_p3_out = D1L5 & !C1_row_select[0];
D1L5_or_out = D1L5_p1_out # D1L5_p2_out # D1L5_p3_out;
D1L5 = D1L5_or_out;


--D1L4 is delay_kbtingle:inst4|key_data[3]~82 at LC49
D1L4_p1_out = D1L38 & D1L40;
D1L4_p2_out = !D1L40 & D1L4;
D1L4_p3_out = D1L38 & D1L4;
D1L4_or_out = D1L4_p1_out # D1L4_p2_out # D1L4_p3_out;
D1L4 = D1L4_or_out;


--D1L3 is delay_kbtingle:inst4|key_data[2]~86 at LC85
D1L3_p1_out = D1L37 & D1L40;
D1L3_p2_out = !D1L40 & D1L3;
D1L3_p3_out = D1L37 & D1L3;
D1L3_or_out = D1L3_p1_out # D1L3_p2_out # D1L3_p3_out;
D1L3 = D1L3_or_out;


--D1L2 is delay_kbtingle:inst4|key_data[1]~90 at LC86
D1L2_p1_out = D1L36 & D1L40;
D1L2_p2_out = !D1L40 & D1L2;
D1L2_p3_out = D1L36 & D1L2;
D1L2_or_out = D1L2_p1_out # D1L2_p2_out # D1L2_p3_out;
D1L2 = D1L2_or_out;


--D1L1 is delay_kbtingle:inst4|key_data[0]~94 at LC88
D1L1_p1_out = D1L35 & D1L40;
D1L1_p2_out = !D1L40 & D1L1;
D1L1_p3_out = D1L35 & D1L1;
D1L1_or_out = D1L1_p1_out # D1L1_p2_out # D1L1_p3_out;
D1L1 = D1L1_or_out;


--E1L1 is key_decode:inst5|Mux~1281 at LC51
E1L1_p0_out = D1L5 & reset & D1L4 & D1L3 & !D1L2 & D1L1 & D1L6 & !D1L8 & D1L7;
E1L1_p1_out = D1L5 & reset & !D1L4 & D1L3 & D1L2 & D1L1 & D1L6 & !D1L8 & D1L7;
E1L1_p2_out = D1L5 & reset & D1L4 & D1L3 & D1L2 & !D1L1 & D1L6 & D1L8 & !D1L7;
E1L1_p3_out = D1L5 & reset & D1L4 & D1L3 & D1L2 & !D1L1 & D1L6 & !D1L8 & D1L7;
E1L1_p4_out = D1L5 & reset & D1L4 & D1L3 & !D1L2 & D1L1 & D1L6 & D1L8 & !D1L7;
E1L1_or_out = E1L5 # E1L1_p0_out # E1L1_p1_out # E1L1_p2_out # E1L1_p3_out # E1L1_p4_out;
E1L1 = E1L1_or_out;


--E1L2 is key_decode:inst5|Mux~1287 at LC59
E1L2_p0_out = D1L7 & D1L5 & reset & D1L4 & D1L3 & !D1L2 & D1L1 & !D1L8 & D1L6;
E1L2_p1_out = D1L7 & D1L5 & reset & !D1L4 & D1L3 & D1L2 & D1L1 & !D1L8 & D1L6;
E1L2_p2_out = D1L7 & D1L5 & reset & D1L4 & D1L3 & D1L2 & !D1L1 & D1L8 & !D1L6;
E1L2_p3_out = D1L7 & D1L5 & reset & D1L4 & D1L3 & D1L2 & !D1L1 & !D1L8 & D1L6;
E1L2_p4_out = D1L7 & D1L5 & reset & D1L4 & D1L3 & !D1L2 & D1L1 & D1L8 & !D1L6;
E1L2_or_out = E1L6 # E1L2_p0_out # E1L2_p1_out # E1L2_p2_out # E1L2_p3_out # E1L2_p4_out;
E1L2 = E1L2_or_out;


--F1_data_out[2] is flip_latch:inst6|data_out[2] at LC22
F1_data_out[2]_p0_out = D1L7 & D1L5 & reset & D1L4 & D1L3 & !D1L2 & D1L1 & !D1L8 & D1L6;
F1_data_out[2]_p1_out = D1L7 & D1L5 & reset & D1L4 & D1L3 & D1L2 & !D1L1 & D1L8 & !D1L6;
F1_data_out[2]_p2_out = D1L7 & D1L5 & reset & D1L4 & D1L3 & D1L2 & !D1L1 & !D1L8 & D1L6;
F1_data_out[2]_p4_out = D1L7 & D1L5 & reset & D1L4 & D1L3 & !D1L2 & D1L1 & D1L8 & !D1L6;
F1_data_out[2]_or_out = E1L7 # F1_data_out[2]_p0_out # F1_data_out[2]_p1_out # F1_data_out[2]_p2_out # F1_data_out[2]_p4_out;
F1_data_out[2]_reg_input = F1_data_out[2]_or_out;
F1_data_out[2]_p3_out = D1L10 & D1L11 & D1L12 & D1L13 & D1L14 & D1L15;
F1_data_out[2] = DFFE(F1_data_out[2]_reg_input, F1_data_out[2]_p3_out, GLOBAL(reset), , );


--D1L10 is delay_kbtingle:inst4|key_down~316 at SEXP23
D1L10 = EXP(!D1L35 & !row_data[0] & D1L36 & row_data[1] & D1L37 & row_data[2] & D1L38 & row_data[3] & D1_scan_start & J1_dffs[0] & !J1_dffs[3] & J1_dffs[2]);


--D1L11 is delay_kbtingle:inst4|key_down~317 at SEXP25
D1L11 = EXP(D1L35 & row_data[0] & !D1L36 & !row_data[1] & D1L37 & row_data[2] & D1L38 & row_data[3] & D1_scan_start & J1_dffs[0] & !J1_dffs[3] & J1_dffs[2]);


--D1L12 is delay_kbtingle:inst4|key_down~318 at SEXP26
D1L12 = EXP(D1L35 & row_data[0] & D1L36 & row_data[1] & !D1L37 & !row_data[2] & D1L38 & row_data[3] & D1_scan_start & J1_dffs[0] & !J1_dffs[3] & J1_dffs[2]);


--D1L13 is delay_kbtingle:inst4|key_down~319 at SEXP21
D1L13 = EXP(D1L35 & row_data[0] & D1L36 & row_data[1] & D1L37 & row_data[2] & !D1L38 & !row_data[3] & D1_scan_start & J1_dffs[0] & !J1_dffs[3] & J1_dffs[2]);


--D1L14 is delay_kbtingle:inst4|key_down~320 at SEXP19
D1L14 = EXP(D1_scan_start & !J1_dffs[3] & J1_dffs[1] & J1_dffs[2]);


--D1L15 is delay_kbtingle:inst4|key_down~321 at SEXP17
D1L15 = EXP(D1_scan_start & !J1_dffs[0] & J1_dffs[3] & !J1_dffs[1] & !J1_dffs[2]);


--F1_data_out[3] is flip_latch:inst6|data_out[3] at LC24
F1_data_out[3]_p0_out = D1L5 & reset & D1L4 & D1L3 & !D1L2 & D1L1 & D1L6 & !D1L8 & D1L7;
F1_data_out[3]_p1_out = D1L5 & reset & D1L4 & D1L3 & D1L2 & !D1L1 & D1L6 & D1L8 & !D1L7;
F1_data_out[3]_p2_out = D1L5 & reset & D1L4 & D1L3 & D1L2 & !D1L1 & D1L6 & !D1L8 & D1L7;
F1_data_out[3]_p4_out = D1L5 & reset & D1L4 & D1L3 & !D1L2 & D1L1 & D1L6 & D1L8 & !D1L7;
F1_data_out[3]_or_out = E1L8 # F1_data_out[3]_p0_out # F1_data_out[3]_p1_out # F1_data_out[3]_p2_out # F1_data_out[3]_p4_out;
F1_data_out[3]_reg_input = F1_data_out[3]_or_out;
F1_data_out[3]_p3_out = D1L10 & D1L11 & D1L12 & D1L13 & D1L14 & D1L15;
F1_data_out[3] = DFFE(F1_data_out[3]_reg_input, F1_data_out[3]_p3_out, GLOBAL(reset), , );


--E1L3 is key_decode:inst5|Mux~1305 at LC56
E1L3_p0_out = D1L2 & !D1L4 & D1L3 & D1L1 & reset & D1L6 & !D1L8 & D1L7 & D1L5;
E1L3_p1_out = D1L2 & D1L4 & !D1L3 & D1L1 & reset & D1L6 & !D1L8 & D1L7 & D1L5;
E1L3_p2_out = D1L2 & !D1L4 & D1L3 & D1L1 & reset & D1L6 & D1L8 & D1L7 & !D1L5;
E1L3_p3_out = D1L2 & !D1L4 & D1L3 & D1L1 & reset & !D1L6 & D1L8 & D1L7 & D1L5;
E1L3_p4_out = D1L2 & !D1L4 & D1L3 & D1L1 & reset & D1L6 & D1L8 & !D1L7 & D1L5;
E1L3_or_out = E1L9 # E1L3_p0_out # E1L3_p1_out # E1L3_p2_out # E1L3_p3_out # E1L3_p4_out;
E1L3 = E1L3_or_out;


--E1L4 is key_decode:inst5|Mux~1311 at LC53
E1L4_p0_out = D1L3 & D1L1 & reset & D1L6 & !D1L8 & D1L7 & D1L5 & !D1L4 & D1L2;
E1L4_p1_out = D1L3 & D1L1 & reset & !D1L6 & D1L8 & D1L7 & D1L5 & !D1L4 & D1L2;
E1L4_p2_out = D1L3 & D1L1 & reset & D1L6 & D1L8 & !D1L7 & D1L5 & D1L4 & !D1L2;
E1L4_p3_out = D1L3 & D1L1 & reset & D1L6 & D1L8 & !D1L7 & D1L5 & !D1L4 & D1L2;
E1L4_p4_out = D1L3 & D1L1 & reset & D1L6 & !D1L8 & D1L7 & D1L5 & D1L4 & !D1L2;
E1L4_or_out = E1L10 # E1L4_p0_out # E1L4_p1_out # E1L4_p2_out # E1L4_p3_out # E1L4_p4_out;
E1L4 = E1L4_or_out;


--F1_data_out[1] is flip_latch:inst6|data_out[1] at LC20
F1_data_out[1]_p0_out = D1L2 & !D1L4 & D1L3 & D1L1 & reset & D1L6 & !D1L8 & D1L7 & D1L5;
F1_data_out[1]_p1_out = D1L2 & !D1L4 & D1L3 & D1L1 & reset & D1L6 & D1L8 & D1L7 & !D1L5;
F1_data_out[1]_p2_out = D1L2 & !D1L4 & D1L3 & D1L1 & reset & !D1L6 & D1L8 & D1L7 & D1L5;
F1_data_out[1]_p4_out = D1L2 & !D1L4 & D1L3 & D1L1 & reset & D1L6 & D1L8 & !D1L7 & D1L5;
F1_data_out[1]_or_out = E1L11 # F1_data_out[1]_p0_out # F1_data_out[1]_p1_out # F1_data_out[1]_p2_out # F1_data_out[1]_p4_out;
F1_data_out[1]_reg_input = F1_data_out[1]_or_out;
F1_data_out[1]_p3_out = D1L10 & D1L11 & D1L12 & D1L13 & D1L14 & D1L15;
F1_data_out[1] = DFFE(F1_data_out[1]_reg_input, F1_data_out[1]_p3_out, GLOBAL(reset), , );


--F1_data_out[0] is flip_latch:inst6|data_out[0] at LC18
F1_data_out[0]_p0_out = D1L3 & D1L1 & reset & D1L6 & !D1L8 & D1L7 & D1L5 & !D1L4 & D1L2;
F1_data_out[0]_p1_out = D1L3 & D1L1 & reset & D1L6 & D1L8 & !D1L7 & D1L5 & D1L4 & !D1L2;
F1_data_out[0]_p2_out = D1L3 & D1L1 & reset & D1L6 & D1L8 & !D1L7 & D1L5 & !D1L4 & D1L2;
F1_data_out[0]_p4_out = D1L3 & D1L1 & reset & D1L6 & !D1L8 & D1L7 & D1L5 & D1L4 & !D1L2;
F1_data_out[0]_or_out = E1L12 # F1_data_out[0]_p0_out # F1_data_out[0]_p1_out # F1_data_out[0]_p2_out # F1_data_out[0]_p4_out;
F1_data_out[0]_reg_input = F1_data_out[0]_or_out;
F1_data_out[0]_p3_out = D1L10 & D1L11 & D1L12 & D1L13 & D1L14 & D1L15;
F1_data_out[0] = DFFE(F1_data_out[0]_reg_input, F1_data_out[0]_p3_out, GLOBAL(reset), , );


--F2_data_out[2] is flip_latch:inst9|data_out[2] at LC30
F2_data_out[2]_or_out = F1_data_out[2];
F2_data_out[2]_reg_input = F2_data_out[2]_or_out;
F2_data_out[2]_p3_out = D1L10 & D1L11 & D1L12 & D1L13 & D1L14 & D1L15;
F2_data_out[2] = DFFE(F2_data_out[2]_reg_input, F2_data_out[2]_p3_out, GLOBAL(reset), , );


--F2_data_out[3] is flip_latch:inst9|data_out[3] at LC12
F2_data_out[3]_or_out = F1_data_out[3];
F2_data_out[3]_reg_input = F2_data_out[3]_or_out;
F2_data_out[3]_p3_out = D1L17 & D1L18 & D1L19 & D1L20 & D1L21 & D1L22;
F2_data_out[3] = DFFE(F2_data_out[3]_reg_input, F2_data_out[3]_p3_out, GLOBAL(reset), , );


--F2_data_out[1] is flip_latch:inst9|data_out[1] at LC31
F2_data_out[1]_or_out = F1_data_out[1];
F2_data_out[1]_reg_input = F2_data_out[1]_or_out;
F2_data_out[1]_p3_out = D1L10 & D1L11 & D1L12 & D1L13 & D1L14 & D1L15;
F2_data_out[1] = DFFE(F2_data_out[1]_reg_input, F2_data_out[1]_p3_out, GLOBAL(reset), , );


--F2_data_out[0] is flip_latch:inst9|data_out[0] at LC25
F2_data_out[0]_or_out = F1_data_out[0];
F2_data_out[0]_reg_input = F2_data_out[0]_or_out;
F2_data_out[0]_p3_out = D1L10 & D1L11 & D1L12 & D1L13 & D1L14 & D1L15;
F2_data_out[0] = DFFE(F2_data_out[0]_reg_input, F2_data_out[0]_p3_out, GLOBAL(reset), , );


--F3_data_out[2] is flip_latch:inst10|data_out[2] at LC28
F3_data_out[2]_or_out = F2_data_out[2];
F3_data_out[2]_reg_input = F3_data_out[2]_or_out;
F3_data_out[2]_p3_out = D1L10 & D1L11 & D1L12 & D1L13 & D1L14 & D1L15;
F3_data_out[2] = DFFE(F3_data_out[2]_reg_input, F3_data_out[2]_p3_out, GLOBAL(reset), , );


--F3_data_out[3] is flip_latch:inst10|data_out[3] at LC6
F3_data_out[3]_or_out = F2_data_out[3];
F3_data_out[3]_reg_input = F3_data_out[3]_or_out;
F3_data_out[3]_p3_out = D1L17 & D1L18 & D1L19 & D1L20 & D1L21 & D1L22;
F3_data_out[3] = DFFE(F3_data_out[3]_reg_input, F3_data_out[3]_p3_out, GLOBAL(reset), , );


--F3_data_out[1] is flip_latch:inst10|data_out[1] at LC72
F3_data_out[1]_or_out = F2_data_out[1];
F3_data_out[1]_reg_input = F3_data_out[1]_or_out;
F3_data_out[1]_p3_out = D1L23 & D1L24 & D1L25 & D1L26 & D1L27 & D1L28;
F3_data_out[1] = DFFE(F3_data_out[1]_reg_input, F3_data_out[1]_p3_out, GLOBAL(reset), , );


--F3_data_out[0] is flip_latch:inst10|data_out[0] at LC79
F3_data_out[0]_or_out = F2_data_out[0];
F3_data_out[0]_reg_input = F3_data_out[0]_or_out;
F3_data_out[0]_p3_out = D1L23 & D1L24 & D1L25 & D1L26 & D1L27 & D1L28;
F3_data_out[0] = DFFE(F3_data_out[0]_reg_input, F3_data_out[0]_p3_out, GLOBAL(reset), , );


--F4_data_out[2] is flip_latch:inst11|data_out[2] at LC70
F4_data_out[2]_or_out = F3_data_out[2];
F4_data_out[2]_reg_input = F4_data_out[2]_or_out;
F4_data_out[2]_p3_out = D1L23 & D1L24 & D1L25 & D1L26 & D1L27 & D1L28;
F4_data_out[2] = DFFE(F4_data_out[2]_reg_input, F4_data_out[2]_p3_out, GLOBAL(reset), , );


--F4_data_out[3] is flip_latch:inst11|data_out[3] at LC4
F4_data_out[3]_or_out = F3_data_out[3];
F4_data_out[3]_reg_input = F4_data_out[3]_or_out;
F4_data_out[3]_p3_out = D1L17 & D1L18 & D1L19 & D1L20 & D1L21 & D1L22;
F4_data_out[3] = DFFE(F4_data_out[3]_reg_input, F4_data_out[3]_p3_out, GLOBAL(reset), , );


--F4_data_out[1] is flip_latch:inst11|data_out[1] at LC71
F4_data_out[1]_or_out = F3_data_out[1];
F4_data_out[1]_reg_input = F4_data_out[1]_or_out;
F4_data_out[1]_p3_out = D1L23 & D1L24 & D1L25 & D1L26 & D1L27 & D1L28;
F4_data_out[1] = DFFE(F4_data_out[1]_reg_input, F4_data_out[1]_p3_out, GLOBAL(reset), , );


--F4_data_out[0] is flip_latch:inst11|data_out[0] at LC80
F4_data_out[0]_or_out = F3_data_out[0];
F4_data_out[0]_reg_input = F4_data_out[0]_or_out;
F4_data_out[0]_p3_out = D1L23 & D1L24 & D1L25 & D1L26 & D1L27 & D1L28;
F4_data_out[0] = DFFE(F4_data_out[0]_reg_input, F4_data_out[0]_p3_out, GLOBAL(reset), , );


--F5_data_out[2] is flip_latch:inst12|data_out[2] at LC73
F5_data_out[2]_or_out = F4_data_out[2];
F5_data_out[2]_reg_input = F5_data_out[2]_or_out;