select.v

来自「控制两组,每组三个电梯的verilog实现」· Verilog 代码 · 共 37 行

`timescale 1ns / 1ps
////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer:
//
// Create Date:    08:27:58 01/10/07
// Design Name:    
// Module Name:    select
// Project Name:   
// Target Device:  
// Tool versions:  
// Description:
//
// Dependencies:
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
////////////////////////////////////////////////////////////////////////////////
module select(select_out,user_in,clk,reset);
input user_in,clk,reset;
output select_out;

reg user_in_r,user_in_rr;
assign select_out = user_in_r | ~user_in_rr;

always @ (posedge clk or negedge reset)
begin
	if(!reset) begin user_in_r <=1; user_in_rr <=1;end
	else begin user_in_r <= user_in; 
	           user_in_rr <= user_in_r;	end

end

endmodule