说明.txt

FPGA设计的USB1.1IP Core

这个例子来自于网上，Red Logic并没有对其功能进行验证，不保证其正确性。
这里只是提供给大家作为设计参考。