📄 jtdkz.sim.rpt
字号:
; |jtdkz|ztj:u1|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; |jtdkz|ztj:u1|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; data_out0 ;
; |jtdkz|ztj:u1|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; |jtdkz|ztj:u1|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cout[0] ; cout ;
; |jtdkz|ztj:u1|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; |jtdkz|ztj:u1|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; data_out0 ;
; |jtdkz|ztj:u1|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; |jtdkz|ztj:u1|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cout[1] ; cout ;
; |jtdkz|ztj:u1|Equal2~38 ; |jtdkz|ztj:u1|Equal2~38 ; data_out0 ;
; |jtdkz|ztj:u1|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[2] ; |jtdkz|ztj:u1|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[2] ; data_out0 ;
; |jtdkz|ztj:u1|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[2] ; |jtdkz|ztj:u1|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cout[2] ; cout ;
; |jtdkz|ztj:u1|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[4] ; |jtdkz|ztj:u1|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[4] ; data_out0 ;
; |jtdkz|ztj:u1|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[4] ; |jtdkz|ztj:u1|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cout[4] ; cout ;
; |jtdkz|ztj:u1|Equal2~39 ; |jtdkz|ztj:u1|Equal2~39 ; data_out0 ;
; |jtdkz|ztj:u1|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[3] ; |jtdkz|ztj:u1|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[3] ; data_out0 ;
; |jtdkz|ztj:u1|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[3] ; |jtdkz|ztj:u1|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cout[3] ; cout ;
; |jtdkz|ztj:u1|state~85 ; |jtdkz|ztj:u1|state~85 ; data_out0 ;
; |jtdkz|ztj:u1|state~86 ; |jtdkz|ztj:u1|state~86 ; data_out0 ;
; |jtdkz|ztj:u1|comb~728 ; |jtdkz|ztj:u1|comb~728 ; data_out0 ;
; |jtdkz|ztj:u1|Equal2~40 ; |jtdkz|ztj:u1|Equal2~40 ; data_out0 ;
; |jtdkz|ztj:u1|comb~729 ; |jtdkz|ztj:u1|comb~729 ; data_out0 ;
; |jtdkz|ztj:u1|Equal1~33 ; |jtdkz|ztj:u1|Equal1~33 ; data_out0 ;
; |jtdkz|ztj:u1|Equal1~34 ; |jtdkz|ztj:u1|Equal1~34 ; data_out0 ;
; |jtdkz|ztj:u1|comb~732 ; |jtdkz|ztj:u1|comb~732 ; data_out0 ;
; |jtdkz|ztj:u1|comb~733 ; |jtdkz|ztj:u1|comb~733 ; data_out0 ;
; |jtdkz|ztj:u1|numo[5]~167 ; |jtdkz|ztj:u1|numo[5]~167 ; data_out0 ;
; |jtdkz|fenwei:u2|numb[2]~1660 ; |jtdkz|fenwei:u2|numb[2]~1660 ; data_out0 ;
; |jtdkz|fenwei:u2|numb[2]~1661 ; |jtdkz|fenwei:u2|numb[2]~1661 ; data_out0 ;
; |jtdkz|fenwei:u2|numb[2]~1667 ; |jtdkz|fenwei:u2|numb[2]~1667 ; data_out0 ;
; |jtdkz|fenwei:u2|numb[3]~1663 ; |jtdkz|fenwei:u2|numb[3]~1678 ; cascout ;
; |jtdkz|fenwei:u2|numb[3]~1668 ; |jtdkz|fenwei:u2|numb[3]~1668 ; data_out0 ;
; |jtdkz|ztj:u1|lpm_add_sub:Add0|addcore:adder|unreg_res_node[5] ; |jtdkz|ztj:u1|lpm_add_sub:Add0|addcore:adder|unreg_res_node[5] ; data_out0 ;
; |jtdkz|ztj:u1|Selector4~222 ; |jtdkz|ztj:u1|Selector4~222 ; data_out0 ;
; |jtdkz|ztj:u1|Selector4~223 ; |jtdkz|ztj:u1|Selector4~223 ; data_out0 ;
; |jtdkz|fenwei:u2|numb[1]~1638 ; |jtdkz|fenwei:u2|numb[1]~1638 ; data_out0 ;
; |jtdkz|fenwei:u2|numb[1]~1639 ; |jtdkz|fenwei:u2|numb[1]~1639 ; data_out0 ;
; |jtdkz|fenwei:u2|numb[1]~1665 ; |jtdkz|fenwei:u2|numb[1]~1665 ; data_out0 ;
; |jtdkz|fenwei:u2|numb[2]~1645 ; |jtdkz|fenwei:u2|numb[2]~1645 ; data_out0 ;
; |jtdkz|fenwei:u2|numb[2]~1646 ; |jtdkz|fenwei:u2|numb[2]~1646 ; data_out0 ;
; |jtdkz|fenwei:u2|numb[2]~1666 ; |jtdkz|fenwei:u2|numb[2]~1686 ; cascout ;
; |jtdkz|fenwei:u2|numa[0]~416 ; |jtdkz|fenwei:u2|numa[0]~416 ; data_out0 ;
; |jtdkz|fenwei:u2|numa[0]~417 ; |jtdkz|fenwei:u2|numa[0]~417 ; data_out0 ;
; |jtdkz|fenwei:u2|numa[0]~424 ; |jtdkz|fenwei:u2|numa[0]~424 ; data_out0 ;
; |jtdkz|ztj:u1|mr~2 ; |jtdkz|ztj:u1|mr~2 ; data_out0 ;
; |jtdkz|ztj:u1|numo[3]~174 ; |jtdkz|ztj:u1|numo[3]~174 ; data_out0 ;
; |jtdkz|rst1 ; |jtdkz|rst1 ; dataout ;
; |jtdkz|clk1 ; |jtdkz|clk1 ; dataout ;
; |jtdkz|agt1 ; |jtdkz|agt1 ; dataout ;
; |jtdkz|sb1 ; |jtdkz|sb1 ; dataout ;
; |jtdkz|sm1 ; |jtdkz|sm1 ; dataout ;
; |jtdkz|mr1 ; |jtdkz|mr1 ; padio ;
; |jtdkz|my1 ; |jtdkz|my1 ; padio ;
; |jtdkz|mg1 ; |jtdkz|mg1 ; padio ;
; |jtdkz|br1 ; |jtdkz|br1 ; padio ;
; |jtdkz|by1 ; |jtdkz|by1 ; padio ;
; |jtdkz|bg1 ; |jtdkz|bg1 ; padio ;
; |jtdkz|numo1[0] ; |jtdkz|numo1[0] ; padio ;
; |jtdkz|numo2[0] ; |jtdkz|numo2[0] ; padio ;
; |jtdkz|numo2[1] ; |jtdkz|numo2[1] ; padio ;
; |jtdkz|numo2[2] ; |jtdkz|numo2[2] ; padio ;
; |jtdkz|numo2[3] ; |jtdkz|numo2[3] ; padio ;
+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+------------------+
The following table displays output ports that do not toggle to 1 during simulation.
+----------------------------------------------------------------------------------+
; Missing 1-Value Coverage ;
+-------------------------------+-------------------------------+------------------+
; Node Name ; Output Port Name ; Output Port Type ;
+-------------------------------+-------------------------------+------------------+
; |jtdkz|ztj:u1|numo[5] ; |jtdkz|ztj:u1|numo[5] ; data_out0 ;
; |jtdkz|fenwei:u2|LessThan4~60 ; |jtdkz|fenwei:u2|LessThan4~60 ; data_out0 ;
; |jtdkz|fenwei:u2|LessThan5~53 ; |jtdkz|fenwei:u2|LessThan5~53 ; data_out0 ;
; |jtdkz|fenwei:u2|numa~420 ; |jtdkz|fenwei:u2|numa~420 ; data_out0 ;
; |jtdkz|fenwei:u2|LessThan3~36 ; |jtdkz|fenwei:u2|LessThan3~36 ; data_out0 ;
; |jtdkz|fenwei:u2|numa[1]~422 ; |jtdkz|fenwei:u2|numa[1]~422 ; data_out0 ;
; |jtdkz|fenwei:u2|numa[2]~423 ; |jtdkz|fenwei:u2|numa[2]~423 ; data_out0 ;
; |jtdkz|fenwei:u2|numb[3]~1651 ; |jtdkz|fenwei:u2|numb[3]~1651 ; data_out0 ;
; |jtdkz|ztj:u1|\cnt:s[5] ; |jtdkz|ztj:u1|\cnt:s[5] ; data_out0 ;
; |jtdkz|ztj:u1|comb~735 ; |jtdkz|ztj:u1|comb~735 ; data_out0 ;
; |jtdkz|numo1[1] ; |jtdkz|numo1[1] ; padio ;
; |jtdkz|numo1[2] ; |jtdkz|numo1[2] ; padio ;
; |jtdkz|numo1[3] ; |jtdkz|numo1[3] ; padio ;
+-------------------------------+-------------------------------+------------------+
The following table displays output ports that do not toggle to 0 during simulation.
+----------------------------------------------------------------------------------+
; Missing 0-Value Coverage ;
+-------------------------------+-------------------------------+------------------+
; Node Name ; Output Port Name ; Output Port Type ;
+-------------------------------+-------------------------------+------------------+
; |jtdkz|ztj:u1|numo[4] ; |jtdkz|ztj:u1|numo[4] ; data_out0 ;
; |jtdkz|ztj:u1|numo[5] ; |jtdkz|ztj:u1|numo[5] ; data_out0 ;
; |jtdkz|fenwei:u2|LessThan4~60 ; |jtdkz|fenwei:u2|LessThan4~60 ; data_out0 ;
; |jtdkz|fenwei:u2|LessThan5~53 ; |jtdkz|fenwei:u2|LessThan5~53 ; data_out0 ;
; |jtdkz|fenwei:u2|LessThan3~36 ; |jtdkz|fenwei:u2|LessThan3~36 ; data_out0 ;
; |jtdkz|fenwei:u2|numa[2]~423 ; |jtdkz|fenwei:u2|numa[2]~423 ; data_out0 ;
; |jtdkz|fenwei:u2|numb[3]~1651 ; |jtdkz|fenwei:u2|numb[3]~1651 ; data_out0 ;
; |jtdkz|ztj:u1|\cnt:s[4] ; |jtdkz|ztj:u1|\cnt:s[4] ; data_out0 ;
; |jtdkz|ztj:u1|\cnt:s[5] ; |jtdkz|ztj:u1|\cnt:s[5] ; data_out0 ;
; |jtdkz|ztj:u1|comb~735 ; |jtdkz|ztj:u1|comb~735 ; data_out0 ;
; |jtdkz|numo1[1] ; |jtdkz|numo1[1] ; padio ;
; |jtdkz|numo1[2] ; |jtdkz|numo1[2] ; padio ;
; |jtdkz|numo1[3] ; |jtdkz|numo1[3] ; padio ;
+-------------------------------+-------------------------------+------------------+
+---------------------+
; Simulator INI Usage ;
+--------+------------+
; Option ; Usage ;
+--------+------------+
+--------------------+
; Simulator Messages ;
+--------------------+
Info: *******************************************************************
Info: Running Quartus II Simulator
Info: Version 7.0 Build 33 02/05/2007 SJ Full Version
Info: Processing started: Sun Jul 15 17:54:35 2007
Info: Command: quartus_sim --read_settings_files=on --write_settings_files=off jtdkz -c jtdkz
Info: Using vector source file "C:/Documents and Settings/lsfy/桌面/jtdkz/jtdkz.vwf"
Info: Inverted registers were found during simulation
Info: Register: |jtdkz|ztj:u1|mr
Info: Register: |jtdkz|ztj:u1|br
Info: Option to preserve fewer signal transitions to reduce memory requirements is enabled
Info: Simulation has been partitioned into sub-simulations according to the maximum transition count determined by the engine. Transitions from memory will be flushed out to disk at the end of each sub-simulation to reduce memory requirements.
Info: Simulation partitioned into 1 sub-simulations
Info: Simulation coverage is 84.38 %
Info: Number of transitions in simulation is 1099
Info: Quartus II Simulator was successful. 0 errors, 0 warnings
Info: Allocated 86 megabytes of memory during processing
Info: Processing ended: Sun Jul 15 17:54:36 2007
Info: Elapsed time: 00:00:01
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -