📄 lcd1602_driver.tan.rpt
字号:
; Report Minimum Timing Checks ; Off ; ; ; ;
; Use Fast Timing Models ; Off ; ; ; ;
; Report IO Paths Separately ; Off ; ; ; ;
; Perform Multicorner Analysis ; On ; ; ; ;
; Reports the worst-case path for each clock domain and analysis ; Off ; ; ; ;
; Reports worst-case timing paths for each clock domain and analysis ; On ; ; ; ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100 ; ; ; ;
; Removes common clock path pessimism (CCPP) during slack computation ; Off ; ; ; ;
; Output I/O Timing Endpoint ; Near End ; ; ; ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk ; ; User Pin ; None ; 0.000 ns ; 0.000 ns ; -- ; N/A ; N/A ; N/A ; ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
+------------------------------------------+
; Parallel Compilation ;
+----------------------------+-------------+
; Processors ; Number ;
+----------------------------+-------------+
; Number detected on machine ; 2 ;
; Maximum allowed ; 2 ;
; ; ;
; Average used ; 1.00 ;
; Maximum used ; 1 ;
; ; ;
; Usage by Processor ; % Time Used ;
; 1 processor ; 100.0% ;
; 2 processors ; 0.0% ;
+----------------------------+-------------+
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk' ;
+-----------------------------------------+-----------------------------------------------------+----------------------+---------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack ; Actual fmax (period) ; From ; To ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+----------------------+---------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A ; 296.21 MHz ( period = 3.376 ns ) ; cnt[13] ; current_state.ROW2_F ; clk ; clk ; None ; None ; 3.158 ns ;
; N/A ; 296.21 MHz ( period = 3.376 ns ) ; cnt[13] ; current_state.ROW1_F ; clk ; clk ; None ; None ; 3.158 ns ;
; N/A ; 296.21 MHz ( period = 3.376 ns ) ; cnt[13] ; current_state.CURSOR_SET2 ; clk ; clk ; None ; None ; 3.158 ns ;
; N/A ; 296.21 MHz ( period = 3.376 ns ) ; cnt[13] ; current_state.DISP_OFF ; clk ; clk ; None ; None ; 3.158 ns ;
; N/A ; 296.21 MHz ( period = 3.376 ns ) ; cnt[13] ; current_state.ROW1_E ; clk ; clk ; None ; None ; 3.158 ns ;
; N/A ; 296.21 MHz ( period = 3.376 ns ) ; cnt[13] ; current_state.ROW1_6 ; clk ; clk ; None ; None ; 3.158 ns ;
; N/A ; 296.21 MHz ( period = 3.376 ns ) ; cnt[13] ; current_state.ROW1_4 ; clk ; clk ; None ; None ; 3.158 ns ;
; N/A ; 296.21 MHz ( period = 3.376 ns ) ; cnt[13] ; current_state.ROW2_4 ; clk ; clk ; None ; None ; 3.158 ns ;
; N/A ; 296.21 MHz ( period = 3.376 ns ) ; cnt[13] ; current_state.ROW1_1 ; clk ; clk ; None ; None ; 3.158 ns ;
; N/A ; 296.21 MHz ( period = 3.376 ns ) ; cnt[13] ; current_state.ROW2_0 ; clk ; clk ; None ; None ; 3.158 ns ;
; N/A ; 296.21 MHz ( period = 3.376 ns ) ; cnt[13] ; current_state.ROW1_0 ; clk ; clk ; None ; None ; 3.158 ns ;
; N/A ; 296.21 MHz ( period = 3.376 ns ) ; cnt[13] ; current_state.ROW2_ADDR ; clk ; clk ; None ; None ; 3.158 ns ;
; N/A ; 296.21 MHz ( period = 3.376 ns ) ; cnt[13] ; lcd_data[3]~reg0 ; clk ; clk ; None ; None ; 3.158 ns ;
; N/A ; 296.21 MHz ( period = 3.376 ns ) ; cnt[13] ; lcd_data[6]~reg0 ; clk ; clk ; None ; None ; 3.158 ns ;
; N/A ; 296.21 MHz ( period = 3.376 ns ) ; cnt[13] ; lcd_data[7]~reg0 ; clk ; clk ; None ; None ; 3.158 ns ;
; N/A ; 296.47 MHz ( period = 3.373 ns ) ; cnt[13] ; current_state.DISP_SET ; clk ; clk ; None ; None ; 3.154 ns ;
; N/A ; 296.47 MHz ( period = 3.373 ns ) ; cnt[13] ; current_state.ROW1_8 ; clk ; clk ; None ; None ; 3.154 ns ;
; N/A ; 296.47 MHz ( period = 3.373 ns ) ; cnt[13] ; current_state.ROW1_7 ; clk ; clk ; None ; None ; 3.154 ns ;
; N/A ; 296.47 MHz ( period = 3.373 ns ) ; cnt[13] ; current_state.ROW1_3 ; clk ; clk ; None ; None ; 3.154 ns ;
; N/A ; 296.47 MHz ( period = 3.373 ns ) ; cnt[13] ; current_state.ROW2_2 ; clk ; clk ; None ; None ; 3.154 ns ;
; N/A ; 296.47 MHz ( period = 3.373 ns ) ; cnt[13] ; current_state.ROW1_ADDR ; clk ; clk ; None ; None ; 3.154 ns ;
; N/A ; 296.47 MHz ( period = 3.373 ns ) ; cnt[13] ; lcd_data[4]~reg0 ; clk ; clk ; None ; None ; 3.154 ns ;
; N/A ; 296.47 MHz ( period = 3.373 ns ) ; cnt[13] ; lcd_data[5]~reg0 ; clk ; clk ; None ; None ; 3.154 ns ;
; N/A ; 309.41 MHz ( period = 3.232 ns ) ; cnt[12] ; current_state.ROW2_F ; clk ; clk ; None ; None ; 3.014 ns ;
; N/A ; 309.41 MHz ( period = 3.232 ns ) ; cnt[12] ; current_state.ROW1_F ; clk ; clk ; None ; None ; 3.014 ns ;
; N/A ; 309.41 MHz ( period = 3.232 ns ) ; cnt[12] ; current_state.CURSOR_SET2 ; clk ; clk ; None ; None ; 3.014 ns ;
; N/A ; 309.41 MHz ( period = 3.232 ns ) ; cnt[12] ; current_state.DISP_OFF ; clk ; clk ; None ; None ; 3.014 ns ;
; N/A ; 309.41 MHz ( period = 3.232 ns ) ; cnt[12] ; current_state.ROW1_E ; clk ; clk ; None ; None ; 3.014 ns ;
⌨️ 快捷键说明
复制代码
Ctrl + C
搜索代码
Ctrl + F
全屏模式
F11
切换主题
Ctrl + Shift + D
显示快捷键
?
增大字号
Ctrl + =
减小字号
Ctrl + -