de2_ltm_ephoto.tan.rpt

来自「友晶科技提供的电子相册源代码」· RPT 代码 · 共 198 行 · 第 1/5 页

; -1.674 ns                               ; None                                                ; Reset_Delay:u8|oRST_0                                                                                                            ; Sdram_Control_4Port:u7|rWR2_ADDR[17] ; CLOCK_50                                                                  ; Sdram_Control_4Port:u7|Sdram_PLL:sdram_pll1|altpll:altpll_component|_clk0 ; 0.974 ns                    ; 0.729 ns                  ; 2.403 ns                ;
; -1.674 ns                               ; None                                                ; Reset_Delay:u8|oRST_0                                                                                                            ; Sdram_Control_4Port:u7|rWR2_ADDR[7]  ; CLOCK_50                                                                  ; Sdram_Control_4Port:u7|Sdram_PLL:sdram_pll1|altpll:altpll_component|_clk0 ; 0.974 ns                    ; 0.729 ns                  ; 2.403 ns                ;
; -1.674 ns                               ; None                                                ; Reset_Delay:u8|oRST_0                                                                                                            ; Sdram_Control_4Port:u7|rWR2_ADDR[19] ; CLOCK_50                                                                  ; Sdram_Control_4Port:u7|Sdram_PLL:sdram_pll1|altpll:altpll_component|_clk0 ; 0.974 ns                    ; 0.729 ns                  ; 2.403 ns                ;
; -1.674 ns                               ; None                                                ; Reset_Delay:u8|oRST_0                                                                                                            ; Sdram_Control_4Port:u7|rWR2_ADDR[20] ; CLOCK_50                                                                  ; Sdram_Control_4Port:u7|Sdram_PLL:sdram_pll1|altpll:altpll_component|_clk0 ; 0.974 ns                    ; 0.729 ns                  ; 2.403 ns                ;
; -1.674 ns                               ; None                                                ; Reset_Delay:u8|oRST_0                                                                                                            ; Sdram_Control_4Port:u7|rWR2_ADDR[8]  ; CLOCK_50                                                                  ; Sdram_Control_4Port:u7|Sdram_PLL:sdram_pll1|altpll:altpll_component|_clk0 ; 0.974 ns                    ; 0.729 ns                  ; 2.403 ns                ;
; -1.664 ns                               ; None                                                ; Reset_Delay:u8|oRST_0                                                                                                            ; Sdram_Control_4Port:u7|rRD2_ADDR[9]  ; CLOCK_50                                                                  ; Sdram_Control_4Port:u7|Sdram_PLL:sdram_pll1|altpll:altpll_component|_clk0 ; 0.974 ns                    ; 0.732 ns                  ; 2.396 ns                ;
; -1.664 ns                               ; None                                                ; Reset_Delay:u8|oRST_0                                                                                                            ; Sdram_Control_4Port:u7|rRD2_ADDR[10] ; CLOCK_50                                                                  ; Sdram_Control_4Port:u7|Sdram_PLL:sdram_pll1|altpll:altpll_component|_clk0 ; 0.974 ns                    ; 0.732 ns                  ; 2.396 ns                ;
; -1.664 ns                               ; None                                                ; Reset_Delay:u8|oRST_0                                                                                                            ; Sdram_Control_4Port:u7|rRD2_ADDR[15] ; CLOCK_50                                                                  ; Sdram_Control_4Port:u7|Sdram_PLL:sdram_pll1|altpll:altpll_component|_clk0 ; 0.974 ns                    ; 0.732 ns                  ; 2.396 ns                ;
; -1.664 ns                               ; None                                                ; Reset_Delay:u8|oRST_0                                                                                                            ; Sdram_Control_4Port:u7|rRD2_ADDR[16] ; CLOCK_50                                                                  ; Sdram_Control_4Port:u7|Sdram_PLL:sdram_pll1|altpll:altpll_component|_clk0 ; 0.974 ns                    ; 0.732 ns                  ; 2.396 ns                ;
; -1.664 ns                               ; None                                                ; Reset_Delay:u8|oRST_0                                                                                                            ; Sdram_Control_4Port:u7|rRD2_ADDR[14] ; CLOCK_50                                                                  ; Sdram_Control_4Port:u7|Sdram_PLL:sdram_pll1|altpll:altpll_component|_clk0 ; 0.974 ns                    ; 0.732 ns                  ; 2.396 ns                ;
; -1.664 ns                               ; None                                                ; Reset_Delay:u8|oRST_0                                                                                                            ; Sdram_Control_4Port:u7|rRD2_ADDR[12] ; CLOCK_50                                                                  ; Sdram_Control_4Port:u7|Sdram_PLL:sdram_pll1|altpll:altpll_component|_clk0 ; 0.974 ns                    ; 0.732 ns                  ; 2.396 ns                ;
; -1.664 ns                               ; None                                                ; Reset_Delay:u8|oRST_0                                                                                                            ; Sdram_Control_4Port:u7|rRD2_ADDR[11] ; CLOCK_50                                                                  ; Sdram_Control_4Port:u7|Sdram_PLL:sdram_pll1|altpll:altpll_component|_clk0 ; 0.974 ns                    ; 0.732 ns                  ; 2.396 ns                ;
; -1.664 ns                               ; None                                                ; Reset_Delay:u8|oRST_0                                                                                                            ; Sdram_Control_4Port:u7|rRD2_ADDR[13] ; CLOCK_50                                                                  ; Sdram_Control_4Port:u7|Sdram_PLL:sdram_pll1|altpll:altpll_component|_clk0 ; 0.974 ns                    ; 0.732 ns                  ; 2.396 ns                ;
; -1.664 ns                               ; None                                                ; Reset_Delay:u8|oRST_0                                                                                                            ; Sdram_Control_4Port:u7|rRD2_ADDR[22] ; CLOCK_50                                                                  ; Sdram_Control_4Port:u7|Sdram_PLL:sdram_pll1|altpll:altpll_component|_clk0 ; 0.974 ns                    ; 0.732 ns                  ; 2.396 ns                ;
; -1.664 ns                               ; None                                                ; Reset_Delay:u8|oRST_0                                                                                                            ; Sdram_Control_4Port:u7|rRD2_ADDR[21] ; CLOCK_50                                                                  ; Sdram_Control_4Port:u7|Sdram_PLL:sdram_pll1|altpll:altpll_component|_clk0 ; 0.974 ns                    ; 0.732 ns                  ; 2.396 ns                ;
; -1.664 ns                               ; None                                                ; Reset_Delay:u8|oRST_0                                                                                                            ; Sdram_Control_4Port:u7|rRD2_ADDR[18] ; CLOCK_50                                                                  ; Sdram_Control_4Port:u7|Sdram_PLL:sdram_pll1|altpll:altpll_component|_clk0 ; 0.974 ns                    ; 0.732 ns                  ; 2.396 ns                ;
; -1.664 ns                               ; None                                                ; Reset_Delay:u8|oRST_0                                                                                                            ; Sdram_Control_4Port:u7|rRD2_ADDR[17] ; CLOCK_50                                                                  ; Sdram_Control_4Port:u7|Sdram_PLL:sdram_pll1|altpll:altpll_component|_clk0 ; 0.974 ns                    ; 0.732 ns                  ; 2.396 ns                ;
; -1.664 ns                               ; None                                                ; Reset_Delay:u8|oRST_0                                                                                                            ; Sdram_Control_4Port:u7|rRD2_ADDR[7]  ; CLOCK_50                                                                  ; Sdram_Control_4Port:u7|Sdram_PLL:sdram_pll1|altpll:altpll_component|_clk0 ; 0.974 ns                    ; 0.732 ns                  ; 2.396 ns                ;
; -1.664 ns                               ; None                                                ; Reset_Delay:u8|oRST_0                                                                                                            ; Sdram_Control_4Port:u7|rRD2_ADDR[20] ; CLOCK_50                                                                  ; Sdram_Control_4Port:u7|Sdram_PLL:sdram_pll1|altpll:altpll_component|_clk0 ; 0.974 ns                    ; 0.732 ns                  ; 2.396 ns                ;
; -1.664 ns                               ; None                                                ; Reset_Delay:u8|oRST_0                                                                                                            ; Sdram_Control_4Port:u7|rRD2_ADDR[19] ; CLOCK_50                                                                  ; Sdram_Control_4Port:u7|Sdram_PLL:sdram_pll1|altpll:altpll_component|_clk0 ; 0.974 ns                    ; 0.732 ns                  ; 2.396 ns                ;
; -1.664 ns                               ; None                                                ; Reset_Delay:u8|oRST_0                                                                                                            ; Sdram_Control_4Port:u7|rRD2_ADDR[8]  ; CLOCK_50                                                                  ; Sdram_Control_4Port:u7|Sdram_PLL:sdram_pll1|altpll:altpll_component|_clk0 ; 0.974 ns                    ; 0.732 ns                  ; 2.396 ns                ;
; -1.591 ns                               ; None                                                ; Reset_Delay:u8|oRST_0                                                                                                            ; Sdram_Control_4Port:u7|rRD1_ADDR[7]  ; CLOCK_50                                                                  ; Sdram_Control_4Port:u7|Sdram_PLL:sdram_pll1|altpll:altpll_component|_clk0 ; 0.974 ns                    ; 0.731 ns                  ; 2.322 ns                ;
; -1.240 ns                               ; None                                                ; Reset_Delay:u8|oRST_0                                                                                                            ; Sdram_Control_4Port:u7|rWR1_ADDR[9]  ; CLOCK_50                                                                  ; Sdram_Control_4Port:u7|Sdram_PLL:sdram_pll1|altpll:altpll_component|_clk0 ; 0.974 ns                    ; 0.731 ns                  ; 1.971 ns                ;
; -1.240 ns                               ; None                                                ; Reset_Delay:u8|oRST_0                                                                                                            ; Sdram_Control_4Port:u7|rWR1_ADDR[15] ; CLOCK_50                                                                  ; Sdram_Control_4Port:u7|Sdram_PLL:sdram_pll1|altpll:altpll_component|_clk0 ; 0.974 ns                    ; 0.731 ns                  ; 1.971 ns                ;
; -1.240 ns                               ; None                                                ; Reset_Delay:u8|oRST_0                                                                                                            ; Sdram_Control_4Port:u7|rWR1_ADDR[14] ; CLOCK_50                                                                  ; Sdram_Control_4Port:u7|Sdram_PLL:sdram_pll1|altpll:altpll_component|_clk0 ; 0.974 ns                    ; 0.731 ns                  ; 1.971 ns                ;
; -1.240 ns                               ; None                                                ; Reset_Delay:u8|oRST_0                                                                                                            ; Sdram_Control_4Port:u7|rWR1_ADDR[16] ; CLOCK_50                                                                  ; Sdram_Control_4Port:u7|Sdram_PLL:sdram_pll1|altpll:altpll_component|_clk0 ; 0.974 ns                    ; 0.731 ns                  ; 1.971 ns                ;
; -1.240 ns                               ; None                                                ; Reset_Delay:u8|oRST_0                                                                                                            ; Sdram_Control_4Port:u7|rWR1_ADDR[12] ; CLOCK_50                                                                  ; Sdram_Control_4Port:u7|Sdram_PLL:sdram_pll1|altpll:altpll_component|_clk0 ; 0.974 ns                    ; 0.731 ns                  ; 1.971 ns                ;
; -1.240 ns                               ; None                                                ; Reset_Delay:u8|oRST_0                                                                                                            ; Sdram_Control_4Port:u7|rWR1_ADDR[10] ; CLOCK_50                                                                  ; Sdram_Control_4Port:u7|Sdram_PLL:sdram_pll1|altpll:altpll_component|_clk0 ; 0.974 ns                    ; 0.731 ns                  ; 1.971 ns                ;
; -1.240 ns                               ; None                                                ; Reset_Delay:u8|oRST_0                                                                                                            ; Sdram_Control_4Port:u7|rWR1_ADDR[11] ; CLOCK_50                                                                  ; Sdram_Control_4Port:u7|Sdram_PLL:sdram_pll1|altpll:altpll_component|_clk0 ; 0.974 ns                    ; 0.731 ns                  ; 1.971 ns                ;
; -1.240 ns                               ; None                                                ; Reset_Delay:u8|oRST_0                                                                                                            ; Sdram_Control_4Port:u7|rWR1_ADDR[20] ; CLOCK_50                                                                  ; Sdram_Control_4Port:u7|Sdram_PLL:sdram_pll1|altpll:altpll_component|_clk0 ; 0.974 ns                    ; 0.731 ns                  ; 1.971 ns                ;
; -1.240 ns                               ; None                                                ; Reset_Delay:u8|oRST_0                                                                                                            ; Sdram_Control_4Port:u7|rWR1_ADDR[19] ; CLOCK_50                                                                  ; Sdram_Control_4Port:u7|Sdram_PLL:sdram_pll1|altpll:altpll_component|_clk0 ; 0.974 ns                    ; 0.731 ns                  ; 1.971 ns                ;
; -1.240 ns                               ; None                                                ; Reset_Delay:u8|oRST_0                                                                                                            ; Sdram_Control_4Port:u7|rWR1_ADDR[22] ; CLOCK_50                                                                  ; Sdram_Control_4Port:u7|Sdram_PLL:sdram_pll1|altpll:altpll_component|_clk0 ; 0.974 ns                    ; 0.731 ns                  ; 1.971 ns                ;
; -1.240 ns                               ; None                                                ; Reset_Delay:u8|oRST_0                                                                                                            ; Sdram_Control_4Port:u7|rWR1_ADDR[17] ; CLOCK_50                                                                  ; Sdram_Control_4Port:u7|Sdram_PLL:sdram_pll1|altpll:altpll_component|_clk0 ; 0.974 ns                    ; 0.731 ns                  ; 1.971 ns                ;
; -1.240 ns                               ; None                                                ; Reset_Delay:u8|oRST_0                                                                                                            ; Sdram_Control_4Port:u7|rWR1_ADDR[13] ; CLOCK_50                                                                  ; Sdram_Control_4Port:u7|Sdram_PLL:sdram_pll1|altpll:altpll_component|_clk0 ; 0.974 ns                    ; 0.731 ns                  ; 1.971 ns                ;
; -1.240 ns                               ; None                                                ; Reset_Delay:u8|oRST_0                                                                                                            ; Sdram_Control_4Port:u7|rWR1_ADDR[7]  ; CLOCK_50                                                                  ; Sdram_Control_4Port:u7|Sdram_PLL:sdram_pll1|altpll:altpll_component|_clk0 ; 0.974 ns                    ; 0.731 ns                  ; 1.971 ns                ;
; -1.240 ns                               ; None                                                ; Reset_Delay:u8|oRST_0                                                                                                            ; Sdram_Control_4Port:u7|rWR1_ADDR[21] ; CLOCK_50                                                                  ; Sdram_Control_4Port:u7|Sdram_PLL:sdram_pll1|altpll:altpll_component|_clk0 ; 0.974 ns                    ; 0.731 ns                  ; 1.971 ns                ;
; -1.240 ns                               ; None                                                ; Reset_Delay:u8|oRST_0                                                                                                            ; Sdram_Control_4Port:u7|rWR1_ADDR[18] ; CLOCK_50                                                                  ; Sdram_Control_4Port:u7|Sdram_PLL:sdram_pll1|altpll:altpll_component|_clk0 ; 0.974 ns                    ; 0.731 ns                  ; 1.971 ns                ;
; -1.240 ns                               ; None                                                ; Reset_Delay:u8|oRST_0