seg70.hier_info

CPLD开发板VHDL源程序并附上开发板的原理图

|seg70
clk => cnt_scan[15].CLK
clk => cnt_scan[14].CLK
clk => cnt_scan[13].CLK
clk => cnt_scan[12].CLK
clk => cnt_scan[11].CLK
clk => cnt_scan[10].CLK
clk => cnt_scan[9].CLK
clk => cnt_scan[8].CLK
clk => cnt_scan[7].CLK
clk => cnt_scan[6].CLK
clk => cnt_scan[5].CLK
clk => cnt_scan[4].CLK
clk => cnt_scan[3].CLK
clk => cnt_scan[2].CLK
clk => cnt_scan[1].CLK
clk => cnt_scan[0].CLK
rst => cnt_scan[15].ACLR
rst => cnt_scan[14].ACLR
rst => cnt_scan[13].ACLR
rst => cnt_scan[12].ACLR
rst => cnt_scan[11].ACLR
rst => cnt_scan[10].ACLR
rst => cnt_scan[9].ACLR
rst => cnt_scan[8].ACLR
rst => cnt_scan[7].ACLR
rst => cnt_scan[6].ACLR
rst => cnt_scan[5].ACLR
rst => cnt_scan[4].ACLR
rst => cnt_scan[3].ACLR
rst => cnt_scan[2].ACLR
rst => cnt_scan[1].ACLR
rst => cnt_scan[0].ACLR
dataout[0] <= <VCC>
dataout[1] <= Mux18.DB_MAX_OUTPUT_PORT_TYPE
dataout[2] <= Mux17.DB_MAX_OUTPUT_PORT_TYPE
dataout[3] <= Mux16.DB_MAX_OUTPUT_PORT_TYPE
dataout[4] <= Mux15.DB_MAX_OUTPUT_PORT_TYPE
dataout[5] <= Mux14.DB_MAX_OUTPUT_PORT_TYPE
dataout[6] <= Mux13.DB_MAX_OUTPUT_PORT_TYPE
dataout[7] <= Mux12.DB_MAX_OUTPUT_PORT_TYPE
en[0] <= Mux7.DB_MAX_OUTPUT_PORT_TYPE
en[1] <= Mux6.DB_MAX_OUTPUT_PORT_TYPE
en[2] <= Mux5.DB_MAX_OUTPUT_PORT_TYPE
en[3] <= Mux4.DB_MAX_OUTPUT_PORT_TYPE
en[4] <= Mux3.DB_MAX_OUTPUT_PORT_TYPE
en[5] <= Mux2.DB_MAX_OUTPUT_PORT_TYPE
en[6] <= Mux1.DB_MAX_OUTPUT_PORT_TYPE
en[7] <= Mux0.DB_MAX_OUTPUT_PORT_TYPE