key0.hier_info

CPLD开发板VHDL源程序并附上开发板的原理图

|key0
clk => div_cnt[23].CLK
clk => div_cnt[22].CLK
clk => div_cnt[21].CLK
clk => div_cnt[20].CLK
clk => div_cnt[19].CLK
clk => div_cnt[18].CLK
clk => div_cnt[17].CLK
clk => div_cnt[16].CLK
clk => div_cnt[15].CLK
clk => div_cnt[14].CLK
clk => div_cnt[13].CLK
clk => div_cnt[12].CLK
clk => div_cnt[11].CLK
clk => div_cnt[10].CLK
clk => div_cnt[9].CLK
clk => div_cnt[8].CLK
clk => div_cnt[7].CLK
clk => div_cnt[6].CLK
clk => div_cnt[5].CLK
clk => div_cnt[4].CLK
clk => div_cnt[3].CLK
clk => div_cnt[2].CLK
clk => div_cnt[1].CLK
clk => div_cnt[0].CLK
clk => key_code[3].CLK
clk => key_code[2].CLK
clk => key_code[1].CLK
clk => key_code[0].CLK
clk => div_cnt[24].CLK
rst => process0~0.IN0
row[0] <= Mux~3.DB_MAX_OUTPUT_PORT_TYPE
row[1] <= Mux~2.DB_MAX_OUTPUT_PORT_TYPE
row[2] <= Mux~1.DB_MAX_OUTPUT_PORT_TYPE
row[3] <= Mux~0.DB_MAX_OUTPUT_PORT_TYPE
column[0] => Mux~4.IN7
column[0] => Mux~5.IN7
column[0] => Mux~6.IN7
column[0] => Mux~7.IN7
column[0] => Mux~8.IN7
column[0] => Mux~9.IN7
column[1] => Mux~4.IN6
column[1] => Mux~5.IN6
column[1] => Mux~6.IN6
column[1] => Mux~7.IN6
column[1] => Mux~8.IN6
column[1] => Mux~9.IN6
column[2] => Mux~4.IN5
column[2] => Mux~5.IN5
column[2] => Mux~6.IN5
column[2] => Mux~7.IN5
column[2] => Mux~8.IN5
column[2] => Mux~9.IN5
column[3] => Mux~4.IN4
column[3] => Mux~5.IN4
column[3] => Mux~6.IN4
column[3] => Mux~7.IN4
column[3] => Mux~8.IN4
column[3] => Mux~9.IN4
dataout[0] <= <VCC>
dataout[1] <= Mux~20.DB_MAX_OUTPUT_PORT_TYPE
dataout[2] <= Mux~19.DB_MAX_OUTPUT_PORT_TYPE
dataout[3] <= Mux~18.DB_MAX_OUTPUT_PORT_TYPE
dataout[4] <= Mux~17.DB_MAX_OUTPUT_PORT_TYPE
dataout[5] <= Mux~16.DB_MAX_OUTPUT_PORT_TYPE
dataout[6] <= Mux~15.DB_MAX_OUTPUT_PORT_TYPE
dataout[7] <= Mux~14.DB_MAX_OUTPUT_PORT_TYPE
en[0] <= <GND>
en[1] <= <GND>
en[2] <= <GND>
en[3] <= <GND>
en[4] <= <GND>
en[5] <= <GND>
en[6] <= <GND>
en[7] <= <GND>