bcd.hier_info

CPLD开发板VHDL源程序并附上开发板的原理图

|bcd
clk => process1~1.IN0
rst => process1~0.IN0
a[0] => c_tmp[0].IN3
a[1] => code_data[4].IN10
a[1] => code_data[3].IN10
a[1] => code_data[2].IN10
a[1] => code_data[1].IN10
a[2] => code_data[4].IN9
a[2] => code_data[3].IN9
a[2] => code_data[2].IN9
a[2] => code_data[1].IN9
a[3] => code_data[4].IN8
a[3] => code_data[3].IN8
a[3] => code_data[2].IN8
a[3] => code_data[1].IN8
c[0] <= <VCC>
c[1] <= Mux~6.DB_MAX_OUTPUT_PORT_TYPE
c[2] <= Mux~5.DB_MAX_OUTPUT_PORT_TYPE
c[3] <= Mux~4.DB_MAX_OUTPUT_PORT_TYPE
c[4] <= Mux~3.DB_MAX_OUTPUT_PORT_TYPE
c[5] <= Mux~2.DB_MAX_OUTPUT_PORT_TYPE
c[6] <= Mux~1.DB_MAX_OUTPUT_PORT_TYPE
c[7] <= Mux~0.DB_MAX_OUTPUT_PORT_TYPE
en[0] <= en_tmp[0].DB_MAX_OUTPUT_PORT_TYPE
en[1] <= en_tmp[1].DB_MAX_OUTPUT_PORT_TYPE