clock.fit.rpt

CPLD开发板VHDL源程序并附上开发板的原理图

; LVTTL        ; 10 pF ; Not Available          ;
; LVCMOS       ; 10 pF ; Not Available          ;
; TTL          ; 0 pF  ; Not Available          ;
+--------------+-------+------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+---------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                 ;
+--------------------------------+------------+------+----------------------------------+
; Compilation Hierarchy Node     ; Macrocells ; Pins ; Full Hierarchy Name              ;
+--------------------------------+------------+------+----------------------------------+
; |clock                         ; 69         ; 22   ; |clock                           ;
;    |lpm_counter:div_cnt_rtl_0| ; 21         ; 0    ; |clock|lpm_counter:div_cnt_rtl_0 ;
+--------------------------------+------------+------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                           ;
+------------------------------------+----------+---------+--------------+--------+----------------------+------------------+
; Name                               ; Location ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ;
+------------------------------------+----------+---------+--------------+--------+----------------------+------------------+
; S2_over                            ; LC16     ; 5       ; Clock        ; no     ; --                   ; --               ;
; clk                                ; PIN_83   ; 33      ; Clock        ; yes    ; On                   ; --               ;
; h1_over                            ; LC42     ; 2       ; Clock        ; no     ; --                   ; --               ;
; lpm_counter:div_cnt_rtl_0|dffs[20] ; LC113    ; 5       ; Clock        ; no     ; --                   ; --               ;
; m1_over                            ; LC23     ; 4       ; Clock        ; no     ; --                   ; --               ;
; m2_over                            ; LC7      ; 5       ; Clock        ; no     ; --                   ; --               ;
; rst                                ; PIN_1    ; 58      ; Async. clear ; yes    ; On                   ; --               ;
; rst                                ; PIN_1    ; 58      ; Preset       ; no     ; --                   ; --               ;
; s1_over                            ; LC11     ; 4       ; Clock        ; no     ; --                   ; --               ;
+------------------------------------+----------+---------+--------------+--------+----------------------+------------------+


+---------------------------------------------------------------------+
; Global & Other Fast Signals                                         ;
+------+----------+---------+----------------------+------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ;
+------+----------+---------+----------------------+------------------+
; clk  ; PIN_83   ; 33      ; On                   ; --               ;
; rst  ; PIN_1    ; 58      ; On                   ; --               ;
+------+----------+---------+----------------------+------------------+


+----------------------------------------------+
; Non-Global High Fan-Out Signals              ;
+------------------------------------+---------+
; Name                               ; Fan-Out ;
+------------------------------------+---------+
; lpm_counter:div_cnt_rtl_0|dffs[0]  ; 20      ;
; lpm_counter:div_cnt_rtl_0|dffs[1]  ; 19      ;
; lpm_counter:div_cnt_rtl_0|dffs[2]  ; 18      ;
; lpm_counter:div_cnt_rtl_0|dffs[3]  ; 17      ;
; lpm_counter:div_cnt_rtl_0|dffs[4]  ; 16      ;
; lpm_counter:div_cnt_rtl_0|dffs[5]  ; 15      ;
; lpm_counter:div_cnt_rtl_0|dffs[6]  ; 14      ;
; lpm_counter:div_cnt_rtl_0|dffs[7]  ; 13      ;
; lpm_counter:div_cnt_rtl_0|dffs[8]  ; 12      ;
; lpm_counter:div_cnt_rtl_0|dffs[17] ; 11      ;
; lpm_counter:div_cnt_rtl_0|dffs[9]  ; 11      ;
; lpm_counter:div_cnt_rtl_0|dffs[18] ; 10      ;
; lpm_counter:div_cnt_rtl_0|dffs[10] ; 10      ;
; lpm_counter:div_cnt_rtl_0|dffs[19] ; 9       ;
; lpm_counter:div_cnt_rtl_0|dffs[11] ; 9       ;
; h1_cnt[2]                          ; 8       ;
; h1_cnt[3]                          ; 8       ;
; h1_cnt[1]                          ; 8       ;
; h1_cnt[0]                          ; 8       ;
; en_xhdl[1]                         ; 8       ;
; en_xhdl[2]                         ; 8       ;
; en_xhdl[3]                         ; 8       ;
; en_xhdl[4]                         ; 8       ;
; en_xhdl[5]                         ; 8       ;
; en_xhdl[6]                         ; 8       ;
; en_xhdl[7]                         ; 8       ;
; en_xhdl[0]                         ; 8       ;
; lpm_counter:div_cnt_rtl_0|dffs[12] ; 8       ;
; data4[2]                           ; 7       ;
; data4[1]                           ; 7       ;
; data4[0]                           ; 7       ;
; data4[3]                           ; 7       ;
; lpm_counter:div_cnt_rtl_0|dffs[13] ; 7       ;
; h2_cnt[1]                          ; 6       ;
; h2_cnt[0]                          ; 6       ;
; lpm_counter:div_cnt_rtl_0|dffs[14] ; 6       ;
; m2_over                            ; 5       ;
; m1_cnt[1]                          ; 5       ;
; m1_cnt[0]                          ; 5       ;
; S2_over                            ; 5       ;
; s1_cnt[1]                          ; 5       ;
; s1_cnt[0]                          ; 5       ;
; lpm_counter:div_cnt_rtl_0|dffs[20] ; 5       ;
; lpm_counter:div_cnt_rtl_0|dffs[15] ; 5       ;
; m2_cnt[2]                          ; 4       ;
; m2_cnt[1]                          ; 4       ;